

Q1: Design a band pass unity gain Butterworth filter to produce $f_c = 20 \text{ KHz}$, assume $Q=10$ and $C_1=0.1\mu\text{F}$? Determine the lower and upper cutoff frequencies and sketch the filter response? 30 Mar

Q2: a) For the circuit shown in figure (1), show that the frequency of oscillation is $\omega = \frac{\sqrt{3}}{RC}$ 30 Mar




Fig (1)

b) 1. Explain how the notch filter can be built using low pass and high pass filters? 2. Explain in details, the work principle of crystal oscillator? Confirm your answer by drawing. 15 Mar

Q3: For the circuit shown in figure (2), explain whether the PLL unit can lock and capture frequencies or not? 25 Mar




Fig (2)

Q1: Design a band pass unity gain Butterworth filter to produce $f_c = 20$ KHz, 30 Mar
assume $Q=10$ and $C_1=0.1\mu F$? Determine the lower and upper cutoff frequencies and sketch the filter response?

Q2: a) For the circuit shown in figure (1), show that the frequency of 30 Mar
oscillation is $\omega = \frac{\sqrt{3}}{RC}$




Fig (1)

b) 1. Explain how the notch filter can be built using low pass and high 15 Mar
pass filters? 2. Explain in details, the work principle of crystal oscillator? Confirm your answer by drawing.

Q3: For the circuit shown in figure (2), explain whether the PLL unit can 25 Mar.
lock and capture frequencies or not?




Fig (2)

Q1: Design a band pass unity gain Butterworth filter to produce $f_c = 20$ KHz, 30 Mar
assume $Q=10$ and $C_1=0.1\mu F$? Determine the lower and upper cutoff frequencies and sketch the filter response?

Q2: a) For the circuit shown in figure (1), show that the frequency of 30 Mar
oscillation is $\omega = \frac{\sqrt{3}}{RC}$




Fig (1)

b) 1. Explain how the notch filter can be built using low pass and high 15 Mar
pass filters? 2. Explain in details, the work principle of crystal oscillator? Confirm your answer by drawing.

Q3: For the circuit shown in figure (2), explain whether the PLL unit can 25 Mar
lock and capture frequencies or not?




Fig (2)

* Power Amplifier :

The last stage of amplifiers must increase the voltage and current levels of i/p signal without distortion


Power amplifier can be classified into five classes: class A, class B, class AB, class C and class D.

	A	B	AB	C	D
Operating cycle	360°	180°	180°-360°	less than 180°	Pulse operation
Power efficiency	25% to 50%	78.5%	between 25% (50%) to 78.5%	-	Typically over 90%

class C : يتم إعطاء قسبة الجهد لا بد ان لا يتم لتغير فرق الجهد ولهم كسب لتدوان sinus

1- Class A amplifier :

The simple fixed-bias circuit can be used to discuss the main features of a class A series feed amplifier.




$$I_B = \frac{V_{CC} - V_{BE}}{R_B} ; I_C = \beta I_B$$

$$V_{CE} = V_{CC} - I_C R_C$$

* class A power amplifier.

يتم

165



* بالاطلاع الملاحظة من رسم خط الحمل بـ V_{CC}/R_C اعلى تيار ممكن ان يتصور في الاخراج لا يتجاوز قيمة V_{CC}/R_C وفي نفس طور الإشارة، ولذا كان كذلك اعلى فولتية في الاخراج لا يمكن ان تتجاوز قيمة V_{CC} وبفرض طور 180° عن إشارة الإدخال.

$$P_{i(dc)} = V_{CC} I_{Cp}$$

* القدرة، ولذا كان مثل مصدر الفولتية المتغيرة (biasing)

$$P_{o(ac)} = V_{CE(rms)} I_{C(rms)}$$

or

$$P_{o(ac)} = I_C^2 (r.m.s) * R_C$$

$$\eta \% = \frac{P_{o(ac)}}{P_{i(dc)}} * 100\%$$

* نطلق احيانا على الكفاءة بـ (conversion efficiency) كفاءة التحويل وهي قابلية المكبر لتحويل القدرة الـ d.c الى قدرة كبرى لغرض تكبير الإشارة الاخراج

* Maximum efficiency:

* AC Power:

$$V_{CE(P.P)}_{max} = V_{CC}$$

$$I_{C(P.P)}_{max} = \frac{V_{CC}}{R_C}$$

$$P_{o(a.c)} = V_{CE(r.m.s)} \cdot I_{C(r.m.s)} = \frac{V_{CC}}{2\sqrt{2}} \cdot \frac{V_{CC}}{2\sqrt{2}R_C} = \boxed{\frac{V_{CC}^2}{8R_C}}$$

* DC Power:

$$I_{C(d.c)}_{max} = \frac{V_{CC}/R_C}{2} = I_{CQ}$$

$$P_i(d.c) = V_{CC} I_{CQ} = V_{CC} \cdot \frac{V_{CC}/R_C}{2} = \boxed{\frac{V_{CC}^2}{2R_C}}$$

$$\Rightarrow \text{maximum } \eta \% = \frac{\max P_{o(a.c)}}{\max P_i(a.c)} \cdot 100\%$$

$$= \frac{V_{CC}^2 / 8R_C}{V_{CC}^2 / 2R_C} \cdot 100\% = \boxed{25\%}$$

~ ~ ~

$$\boxed{P_D = P_i(d.c) - P_o(a.c)}$$

power dissipation

* وهي كمية القدرة المستهلكة في الترانزستور والتي تؤدي إلى ارتفاع درجة حرارة الترانزستور؛ وبالتالي كلما قلت كمية القدرة المستهلكة كلما كان أفضل ومضروباً في ضابطة I_C وذلك لأن مكانه تصبح عدة ترانزستورات في I_C واحد مع غير ارتفاع درجة الحرارة.

* لغرض اختيارنا بأعلى كفاءة لـ class A مع هذا النوع (fixed bias) نأخذ بالحسبان أفضل الخيارات لغرض إيجاد أعلى كفاءة ممكنة والحصول عليها

(167)

Ex: Class A power amplifier has the following Parameter
 ($\beta = 25$, $R_B = 1K\Omega$, $R_C = 20\Omega$, $V_{CC} = 20$) and a base
 current $10mA$ Peak; find input Power, output Power,
 efficiency and the Power dissipation of the transistor?

Solution:

$$I_B = \frac{20 - 0.7}{1K} \left(\frac{V_{CC} - V_{BE}}{R_B} \right) = \boxed{19.3mA} \text{ d.c current}$$

$$I_C = \beta I_B = 25(19.3mA) = \boxed{482.5mA} \text{ d.c current}$$

$$I_{C(p)} = \beta I_{B(p)} = (25)(10mA) = \boxed{250mA} \text{ a.c current}$$

$$P_{i(dc)} = V_{CC} \times I_{CQ} = (20)(482.5mA) = \boxed{9.65W}$$

$$P_o = I_{C(r.m.s)}^2 \times R_C = \left(\frac{I_{C(p)}}{\sqrt{2}} \right)^2 R_C = \left(\frac{250mA}{\sqrt{2}} \right)^2 \times 20$$

$$= \boxed{0.625W}$$

$$P_D = P_{i(dc)} - P_o(ac) = 9.65 - 0.625 = \boxed{9.025W}$$


$$\eta \% = \frac{P_o(ac)}{P_{i(dc)}} \times 100\% = \frac{0.625}{9.65} \times 100\% \approx \boxed{6.5\%}$$

Transformer-coupled class A amplifier:

* لغرض زيادة كفاءة مكبر القدرة (class A) يتم ربط الاخراج مع طريق مسولتين حيث تصل الكفاءة في هذه الحالة الى 50%

$$\frac{V_1}{V_2} = \frac{N_1}{N_2} = \frac{I_2}{I_1} = a$$

a : transformation ratio
(نسبة التحويل)



$$\frac{R_L}{R_L} = \left(\frac{N_1}{N_2} \right)^2 = a^2$$

$$\text{or } R_L = a^2 R_L$$

R_L : تمثل المقاومة النظرية المتطورة عبر الملف الابتدائي لانه قيمتها تتغير
نسبة قيمته نسبة التحويل حسب القانون اعلاه.
(effective resistance looking into the Primary)


EX: Calculate the effective resistance seen looking into the Primary of a 15:1 transformer connected to an 8Ω load?

Solution:

$$R_L = a^2 R_L = (15)^2 \times 8 = 1.8 \text{ k}\Omega$$

Ex: Calculate the ac Power delivered to the 8Ω speaker for the circuit below; $I_B = 6mA$ and the input signal results in a peak base current swing of $4mA$.
 $\alpha = 3:1$ $V_{CC} = 10V$; $\eta = ?$ and $P_D = ?$

Solution:



$$R_L = \alpha^2 R_L$$

$$= (3)^2 (8) = \boxed{72} \Omega$$

$$\Rightarrow \text{slope} = -\frac{1}{R_L} = -\frac{1}{72}$$

$$V_{CEQ} = \boxed{10V} \quad I_{CQ} = \boxed{140mA}$$

$$I_C = \frac{V_{CC}}{R_L} = \frac{V_{CEQ}}{R_L} = \frac{10}{72} = \boxed{139mA}$$

$$I_{CQ} + I_C = 140 + 139 = \boxed{279mA}$$

* يجب الانتباه الى ان (dc Load Line) يكون عمودي
 لان الاخراج مأخوذ عن طريق محوطة والمحوطة
 تكون مقاومتها للسار ال d.c. غير لا تيار
 ال d.c. غير متغير وبالتالي لا يوجد حد
 وبالتالي $X_L = 2\pi f L$ ($f=0$) $X_L = 0$
 لذلك يكون d.c. عمودي ويتقاطع مع
 (VCEQ).

نتيجة

* بعد الحصول على قيمة تقاطع التيار I_C مع محور x وليها نقطتان الثانية وهي تقاطع $d.c. Load$ مع تيار I_B عند $(6mA)$ إذن نستطيع رسم $d.c. Load$ Line ومن خلال تقاطع $d.c. Load$ مع تاريخ قيمة تيار I_C المتساوي لـ $(4mA)$ أعلى وأسفل تيار I_B $(6mA)$ نجد أنهما قيم التقاطع عند $2mA$ و $10mA$ للحصول على I_{Cmin} و I_{Cmax} كما موضح في الشكل.

$$\Rightarrow V_{CEmin} = 1.7V \quad \text{and} \quad I_{Cmin} = 25mA$$

$$\text{and} \quad V_{CEmax} = 18.3V \quad \text{and} \quad I_{Cmax} = 255mA$$

$$\Rightarrow P_{O(ac)} = \frac{(V_{CEmax} - V_{CEmin})(I_{Cmax} - I_{Cmin})}{8} \quad \text{Transformer-coupled class A amplifier}$$

$$\therefore P_{O(ac)} = \frac{(18.3 - 1.7)(255 - 25)}{8} = \boxed{0.477W}$$

$$P_{i(dc)} = V_{CC} I_{CQ} = (10)(140mA) = \boxed{1.4W}$$


$$\eta \% = \frac{P_{O(ac)}}{P_{i(dc)}} * 100\% = \frac{0.477}{1.4} * 100\% = \boxed{34\%}$$

$$P_D = P_{i(dc)} - P_{O(ac)} = 1.4 - 0.477 = \boxed{0.923W}$$

$$\underline{\text{or}} \quad \eta \% = 50 \left(\frac{V_{CEmax} - V_{CEmin}}{V_{CEmax} + V_{CEmin}} \right)^2 \%$$

2- Class B Amplifier:

During the +ve half cycle on NPN transistor is "ON" and PNP is "OFF" and vice versa.



* Class B Power amplifier
(Push-Pull circuit)

* خلال الجزء الموجب من الموجة فإن Q_1 (NPN) يعمل بينما Q_2 (PNP) يكون في حالة (OFF) وبالتالي فإن التيار من Q_1 إلى R_L كأنه دفع (Push) بينما خلال الجزء السالب من الموجة فإن Q_2 (PNP) يعمل و Q_1 (NPN) في حالة (OFF) والتيار من الأرض إلى R_L ومن ثم إلى Q_2 (PNP) كأنه سحب للتيار (Pull) لذلك تسمى هذه الدوائر بـ (Push-Pull circuit).

$$P_{i(dc)} = V_{cc} I_{d.c}$$

$$I_{d.c} = \frac{2}{\pi} I_{e(p)} \Rightarrow P_{i(dc)} = V_{cc} \left(\frac{2}{\pi} I_{e(p)} \right)$$

* تيار $(I_{d.c})$ لا يمر في أي من Q_1 أو Q_2 حتماً يكون هناك تدفق معين لذلك يساوي معدل (full wave rectifier) Sinewave

$$P_o(ac) = \frac{V_L^2(r.m.s)}{R_L}$$

or

$$P_o(ac) = \frac{V_L^2(p)}{2 R_L}$$

* Maximum efficiency:

$$\eta \% = \frac{P_{o(ac)}}{P_{i(dc)}} * 100\% = \frac{V_{L(P)}^2 / 2RL}{V_{CC} \left(\frac{2}{\pi} I_{c(P)} \right)} * 100\%$$

$$\Rightarrow \eta \% = \frac{V_{L(P)}^2 / 2RL}{V_{CC} \left(\frac{2}{\pi} \frac{V_{L(P)}}{R_L} \right)} * 100\% = \frac{V_{L(P)}}{V_{CC}} * \frac{\pi}{4} * 100\%$$

The maximum efficiency is obtained when $V_{L(P)}$ has max value, that is $V_{L(P)max} = V_{CC}$

$$\therefore \eta \% = \frac{\pi}{4} * 100\% = \boxed{78.5\%}$$

$$P_D = P_{2Q} = P_{i(dc)} - P_{o(ac)}$$

(Two trans.)


$$\Rightarrow P_{2Q} = \frac{2V_{L(P)}V_{CC}}{\pi RL} - \frac{V_{L(P)}^2}{2RL}$$

$$\frac{dP_{2Q}}{dV_{L(P)}} = 0 \quad \left(\begin{array}{l} \text{لنحذف الجار الأعلى من المعادلة} \\ \text{المتعلقة بالنسبة لتغير } V_{L(P)} \end{array} \right)$$

$$\Rightarrow \frac{dP_{2Q}}{dV_{L(P)}} = \frac{2V_{CC}}{\pi RL} - \frac{2V_{L(P)}}{2RL} = 0$$

$$\therefore |V_{L(P)}|_{max} = \frac{2}{\pi} V_{CC} \approx \boxed{0.64 V_{CC}}$$

ليصبح



* يمكن أن يُرَفِّضَ خِطَاءَ الشَّكْلِ أَيْضًا بِأَنَّهُ أَعْلَى كِفَايَةِ كَيْفِيَّةِ أَمٍّ فَضَّلَ عَلَيْهَا مَعَ خِطَاءٍ زِيَادَةٍ مُوَلَّيْهِ الْحَمْلِ ($V_{L(P)}$) وَذَلِكَ لِجَعْلِهَا تَسْلُويَ V_{CC} ؛ وَكَذَلِكَ عِنْدَ أَعْلَى كِفَايَةِ 78.5% تَكُونُ أَعْلَى قُدْرَةِ مَسْطَلَكَةٍ فِي التَّأَثُّرِ سَتَوْرِيهِ.

Ex: For class B Power amplifier ; $V_{CC1} = 15V$ and $V_{CC2} = -15V$, and the load resistance is 8Ω ; determine the Power dissipated in the load, the Power drawn from the supply, the Power dissipated in the transistors and the conversion efficiency for a peak output of $10V$?

Solution:

$$P_{o(ac)} = \frac{V_{L(P)}^2}{2R_L} = \frac{(10)^2}{2(8)} = \boxed{6.25W}$$

$$P_{i(dc)} = \frac{2}{\pi} \frac{V_{L(P)}}{R_L} V_{CC} = \frac{2}{\pi} \frac{10}{8} (15) = \boxed{11.94W}$$

$$P_{DQ} = P_{i(dc)} - P_{o(ac)} = 11.94 - 6.25 = \boxed{5.7W}$$

$$P_D \text{ for each transistor} = \frac{5.7}{2} = \boxed{2.85W}$$

$$\eta\% = \frac{P_{o(ac)}}{P_{i(dc)}} \times 100\% = \frac{6.25}{11.94} \times 100\% = \boxed{52\%}$$

Ex: For a class B amplifier using a supply of $V_{CC} = 30V$ and driving a load of 16Ω ; determine the maximum input Power, output Power and transistor dissipation.

Solution:

* هنا يذكر في السؤال اعظم قدرة لتخفي مسابها ف $V_L(p) = V_{CC}$


$$\therefore \text{maximum } P_{o(cac)} = \frac{V_{CC}^2}{2R_L} = \frac{(30)^2}{2(16)} = \boxed{28.125W}$$

$$\text{and maximum } P_{i(dc)} = \frac{2V_{CC}^2}{\pi R_L} = \frac{2(30)^2}{\pi(16)} = \boxed{35.82W}$$

$$P_{2Q\max} = \frac{2V_{CC}^2}{\pi^2 R_L} = \frac{2(30)^2}{\pi^2(16)} = \boxed{11.41W}$$


$$\Rightarrow P_D \text{ for each transistor} = \frac{11.41}{2} = \boxed{5.7W}$$

* Transformer coupled Push-Pull circuit:




* تستخدم المحملة في Class B لغرض جعل Q_1 and Q_2 يعملان عندهما يكون الإدخال اقل من $0.7V$ حيث تعمل المحملة عند الإدخال نفس قيمة المولدة بالصيغة لكل توافقيات وكذلك نفس الطور بحيث لا يحدث في الدائرة اعلاه بان التوافقيات مربوط لها دائرة تحيز (Biasing circuit) لغرض جعل التوافقيات فعالة عند الإدخال حيث فعل الجزء الموجب من المولدة يخل Q_1 (ON) و Q_2 في حالة (OFF) والعكس صحيح.

* Cross-over Distortion:



* يمكن الملاحظة من الشكل بان توعية تقطة التقاطع عند المولدة اقل او يساوي $0.7V$ يسبب ($Cross over distortion$) وذلك نتيجة ان التوافقيات في دائرة Class B لا يوجد تحيز عند base لذلك يفقد التوافقيات بان يقطع جزء من مولدة الإدخال لغرض التحيز

* Darlington Class B Amplifier:



* Complementary - Symmetry Push-Pull circuit using Darlington transistors

* لغرض صقل تيار عالي الى الحبل يتم استخدام طريقة Darlington والتي يكون لها كسب تيار عالي (β^2) حيث (β_1, β_2) حيث يتم اختيار قيم مقاومات آيبيز والمثبت (R_E) لغرض زيادة كسب التيار أكثر.


$$I_{E1} = (1 + \beta_1) I_{B1} \approx \boxed{\beta_1 I_{B1}}$$

$$I_{E1} = I_{B2}$$

$$I_{E2} \approx \boxed{\beta_2 I_{B2}}$$

$$I_{B2} = \beta_1 I_{B1} \Rightarrow I_{E2} = \beta_1 \beta_2 I_{B1}$$

$$\therefore \frac{I_{E2}}{I_{B1}} = \boxed{\beta_1 \beta_2} \text{ or } \boxed{\beta^2}$$



Ex: For the circuit shown below; calculate the input power, output power and power handled by each output transistor; after that determine the circuit efficiency for an input of (12Vrms) and the max. power dissipation?

Solution:


$$V_i(p) = \sqrt{2} V_i(rms)$$

$$= \sqrt{2} (12) = 16.97V$$

$$\approx \boxed{17V}$$

$$P_{o(ac)} = \frac{V_{L(p)}^2}{2R_L}$$

$$= \frac{(17)^2}{2(4)} = \boxed{36.125W}$$



$$P_i(d.c) = V_{cc} I_{d.c}$$

$$= (25) \frac{2}{\pi} I_{L(p)}$$

$$= (25) \left(\frac{2}{\pi} \right) \left(\frac{V_{L(p)}}{R_L} \right)$$

* أكتب (AV) هذه إشارة يابور عادة دالة
لا هذه إشارة (class B) تقتر دائرة
Emitter follower ويكون كسب الجولية لها واحد

$$V_{L(p)} = V_i(p) = \boxed{17V}$$

$$\boxed{AV = 1}$$

$$P_i(d.c) = (25) \left(\frac{2}{\pi} \right) \left(\frac{17}{4} \right)$$

$$\approx \boxed{67.75W}$$

$$P_{2Q} = P_i(d.c) - P_{o(ac)} = 67.75 - 36.125 = \boxed{31.625W}$$

$$P_D = P_Q = \frac{31.625}{2} = \boxed{15.8W}$$

for each transistor

نتبع

$$\eta \% = \frac{36.125}{67.75} * 100\% = \boxed{53.3\%}$$


$$P_{2Q \max} = \frac{2V_{CC}^2}{\pi^2 R_L} = \frac{2(25)^2}{\pi^2 (4)} = \boxed{31.69 \text{ W}}$$

This maximum dissipation occurs at $V_L = 0.64 V_{CC}$

$$\Rightarrow V_L = 0.64(25) = \boxed{16 \text{ V}}$$

* نلاحظ بأن العازلة يكون لها آثار قدرة متعلقة مع $0.64 V_{CC}$ بينما تكون أقل قدرة متعلقة عندما $V_{kp} = V_{CC}$ والتي تكون حوالي $\boxed{21.3 \text{ W}}$

3- Class AB Amplifier:



* Class AB: نلاحظ من الشكل انه تم إضافة دايوديه وذلك لغرض القطع مع cross over distortion؛ حيث ان دائرة التخمير عبارة عن دائرة تقسيم فولتية متكونة من مقاديس (R) ودايوديه حيث يتم اختيار قيم المقاديس بغاية لغرض جعل الدايوديه (D_1 و D_2) تعمل.

* class AB amplifier

Ex: Determine the current through the diodes and the voltage at the bases and emitters of the transistors for the circuit in figure below? Assume $V_{BE} = 0.7V$

Solution:

$$I_{Bias} = \frac{V_{CC} - V_{D1} - V_{D2}}{R_1 + R_2}$$

$$= \frac{30 - 0.7 - 0.7}{2.7k + 2.7k}$$

$$I_{Bias} = 5.3mA$$

$$V_{B1} = V_{CC} - I_{Bias} R_1 = 30 - (5.3m)(2.7k) = 15.7V$$

$$V_{B2} = I_{Bias} R_2 = (5.3m)(2.7k) = 14.3V$$

$$V_{E2} = V_{BE2} + V_{B2} = 0.7 + 14.3 = 15V$$


$$V_{E1} = V_{B2} - V_{BE1} = 15.7 - 0.7 = 15V$$

$$V_{CE1} = V_{CE2} = \frac{V_{CC}}{2}$$

$$P_{o(cac)} = \frac{V_{L(p)}^2 R_L}{2(R_L + R_E)^2}$$

$$I_{L(p)} = \frac{V_{L(p)}}{(R_L + R_E)}$$

$$P_{i(dc)} = \frac{1}{\pi} \frac{V_{L(p)}}{(R_L + R_E)} * V_{CC}$$



* ملاحظة: بما أن مقاومة الـ R_E تقل مع تأثير التخمير

فتتغير درجة الحرارة، والتي بدورها تؤثر على V_{BE} للدايود D_1 و D_2 ومن ثم على دائرة التخمير وبالتالي سنعثر بشكل الحوية الخارجية، ولكن على حساب الكفاءة

التي تقل وحسب لقوانين

لذلك تعتبر هذه الدائرة

أكثر استقرارية لـ R_E مقاومة

الـ R_E تعتبر مقاومة Feedback

(180)

Ex: Design a class AB amplifier to Provide 16W into 8Ω load from ± 24 supplies. Assume that $\beta = 50$ and $V_{BE} = 0.8V$.

Solution:

$$P_{o(ac)} = \frac{V_{L(p)}^2}{2R_L} \Rightarrow V_{L(p)} = \sqrt{2R_L P_{o(ac)}} = \sqrt{2(8)(16)} \\ = \boxed{16V}$$

$$I_{L(p)} = \frac{V_{L(p)}}{R_L} = \frac{16}{8} = \boxed{2A}$$

The Peak base voltage for $Q_1 = V_{L(p)} + V_{BE1}$

$$= 16 + 0.8 = \boxed{16.8V}$$


and the peak base current = $\frac{I_{L(p)}}{\beta} = \frac{2}{50} = \boxed{40mA}$

$$\Rightarrow R = \frac{V_{CC1} - V_{BE1} - V_{L(p)}}{I_{base}} = \frac{24 - 0.8 - 16}{40mA} = \boxed{180\Omega}$$

$$I_{D1, D2} = \frac{V_{CC1} - V_{D1} - V_{D2} - V_{CC2}}{R + R} = \frac{24 - 1.6 + 24}{180 + 180} \\ = \boxed{180mA}$$

4. Class C Amplifier:

In class C power amplifier the load current flows for less than half cycle




* Class C Power Amplifier

* يستخدم الـ Class C في دوائر الاتصالات حيث يقوم بتضخيم تردد الإشارة التي تتوافق مع التردد الطبيعي (natural frequency) لدائرة الرنين (C و L) والتي تسمى (Tank circuit)؛ حيث يعمل هذا النوع فقط في الجزء الموجب من موجبة الإدخال وبسبب أنه جزء من الموجبة يستقطب كجسيم للدائرة فإنه operating cycle له يكون أقل من 180° ؛ يستخدم الـ Class C للتردد العالي والتردد العالي لذلك يستخدم في المرسلات الراديوية.

5. Class D Amplifier:

A class D amplifier is designed to operate with digital or Pulse type signals. An efficiency of over 90% is achieved using this type of circuit, making it quite desirable in power amplifiers.

يتبع



* Block diagram of class D amplifier


* المخطط العام للجهاز، الإشارة التي يعمل فيها class D هي إشارة Sawtooth ref مع موجة V_i المقارنة الموجبة
 الموجة V_i مع موجة ref Sawtooth لذلك يكون شكل الإخراج عبارة عن موجة
 رقمية (Digital) تقوم بتبديلها باستخدام class D حيث يتم ادخال الموجة
 المنكبة إلى مرشح تمرير منخفض لإخراج تردد واحد مع جميع الترددات
 التي تحتوي عليها الموجة Digital، الموجة Digital كما معلوم تحتوي
 على العديد من الترددات لذلك يتم اختيارها باستخدام Low Pass

* MOSFET is used because
 it is suited for switching

* when input is high Q_1
 and Q_3 turned on, while
 Q_2 is "OFF" $\Rightarrow U_o = 0$

* when input is low Q_1 and Q_3
 turned off, while Q_2 is "ON"

$\Rightarrow U_o \approx V_{DD}$




* Class D amplifier =

H.W①: For the fixed bias BJT circuit $P_D = V_{CE} I_C$, $R_L = 8\Omega$ and $V_{CC} = 24V$; determine the maximum Power dissipation in the transistor. Ans: $P_{Dmax} = \boxed{18W}$

H.W②: Design an idealized class B output stage to deliver an average of $25W$ to an 8Ω speaker, the Peak output Voltage must be no larger than 80 Percent of supply voltages V_{CC} . Determine ① V_{CC} ② the Peak current in each transistor ③ the average Power dissipation in each transistor ④ the Power conversion efficiency.


Ans: ① $V_{CC} = \boxed{25V}$ ② $I_{L(p)} = \boxed{2.5A}$ ③ $P_D = \boxed{7.4W}$
④ $\eta\% = \boxed{62.8\%}$

H.W③: Design a transformer coupled emitter follower amplifier with $V_{CC} = 24V$ and $R_L = 8\Omega$. The average Power delivered to the load is to be $5W$, the Peak amplitude of the signal emitter current is to be no more than $0.9 I_{CQ}$ and that of the signal emitter voltage is to be no more than $0.9 V_{CC}$, let $\beta = 100$



Ans: $a = \boxed{2.42}$; $I_{CQ} = \boxed{0.514A}$ $P_D = \boxed{12.3W}$
 $R_1 = \boxed{4.43K\Omega}$ $R_2 = \boxed{5.74K\Omega}$

* Power Transistor Heat Sinking :



* القدرة المستطالة في Transistor تكون ضالكة عند السيار في collector-base Junction
 وبسبب المقاومة العالية تبيته الاختيار العكسي لذلك ترتفع درجة حرارة
 الخرق وبالتالي تزداد القدرة المستطالة. لذلك يحتم التعويض عن ارتفاع المقاومة
 بتبسيط زيادة درجة الحرارة θ وهي المقاومة الحرارية (thermal resistance)

Typically, the maximum junction temperature of these
 types of Power transistors is as follow:

Silicon: $150 - 200^{\circ}\text{C}$

Germanium: $100 - 110^{\circ}\text{C}$

* Power transistor ترتفع درجة حرارته اعلى من مكبرات الاشارة الصغيرة
 لذلك نلجأ الى توصيل او ربط الغلاف الخارجي (case) بمصرف
 للحرارة يسمى heat sink وهو عادة يكون من غرافيتي مصنوع
 من الالمنيوم.

$$\Delta T = T_J - T_a$$

$$\Delta T = P_J \Theta$$

$$T_J = T_a + (\Theta_{JC} + \Theta_{CA}) P_J$$

Θ_{JC} : thermal resistance between junction and case

Θ_{CA} : thermal resistance between case and air (ambient; surrounding air)

Θ_{SA} : (heat sink to ambient) heat sink thermal resistance

$$T_J = T_a + (\Theta_{JC} + \Theta_{CS} + \Theta_{SA}) P_J \text{ with Heat Sink}$$

EX: A transistor has a Power rating of 2W. The thermal resistance from junction to case is 5°C/W , for the case to heat sink is 2°C/W and for the heat sink to ambient is 10°C/W . Determine the Junction temperature, Case temperature and the temperature of the heat sink if the ambient temperature is 25°C ?


نصيح

Solution:

① The junction temperature

$$T_J = T_a + (\theta_{JC} + \theta_{CS} + \theta_{SA}) P_J$$

$$= 25 + (10 + 5 + 2) 2 = \boxed{59^\circ\text{C}}$$



② The case temperature

$$T_C = T_a + (\theta_{CS} + \theta_{SA}) P_J = 25 + (10 + 2) * 2 = \boxed{49^\circ\text{C}}$$

③ The heat sink temperature

$$T_S = T_a + \theta_{SA} P_J = 25 + (10) * 2 = \boxed{45^\circ\text{C}}$$


Ex: A silicon power transistor is operated with $\theta_{SA} = 1.5^\circ\text{C/W}$, $\theta_{JC} = 0.5^\circ\text{C/W}$ and $\theta_{CS} = 0.6^\circ\text{C/W}$. What maximum power can be dissipated if the ambient temperature is 40°C and $T_{J\max} = 200^\circ\text{C}$?

Solution:

$$P_D = \frac{T_J - T_a}{\theta_{JC} + \theta_{CS} + \theta_{SA}} = \frac{200^\circ\text{C} - 40^\circ\text{C}}{0.5 + 0.6 + 1.5}$$

$$= \boxed{61.5\text{W}}$$

* Derating Curve :



* وهو عبارة عن منحني يتم رسمه قبل التصنيع المصنوع للترانزستور ليوضح فيه إمكانية استهلاكه للترانزستور تحملها عند درجة حرارة معينة للمحيط بالترانزستور. وكذلك درجة حرارة المحقق


(Derating curve for silicon transistor)

* لكي يستطيع الترانزستور تبريد الحرارة المحولة نتيجة مرور التيار العالي يجب أن تكون درجة حرارة الجو أقل من درجة حرارة المحقق لكي تستغل الحرارة من المنطقة ذات درجة الحرارة العالية إلى المنطقة ذات درجة الحرارة المنخفضة. وعندما تتسارع درجة حرارة المحيط مع درجة حرارة المحقق فإن الترانزستور لا يستطيع تبريد الحرارة لذلك ترتفع درجة حرارته مما يتركب، لذلك نلجأ إلى مخرج للحرارة وهو Heat Sink

* Amplifier Distortion :

Distortion can occur because the device characteristic is not linear.

* نتيجة ارتفاع درجة حرارة الترانزستور أو لأسباب أخرى يعمل الترانزستور بصورة غير خطية مما يؤدي إلى وجود مكونات ترددية غير مرغوب فيها في الإخراج تسمى الـ Harmonic



$$\% \text{ nth harmonic distortion} = \% D_n = \frac{|A_n|}{|A_1|} * 100\%$$

Total Harmonic Distortion :

$$\% THD = \left(\sqrt{D_2^2 + D_3^2 + D_4^2 + \dots} \right) * 100\%$$

* 15٪ أقل من amplitude المكونة الأساسيات والثالثات ... فأن الصورة يصبح أقل لأنه يصبح ذو تأثير قليل على شكل الموجة المطلوبة

EX: Calculate the harmonic distortion components for an op signal having fundamental amplitude of 2.5V, second harmonic amplitude of 0.25V, third of 0.1 and four of 0.05V. Then calculate the total harmonic distortion?

Solution :

$$\% D_2 = \left| \frac{A_2}{A_1} \right| * 100\% = \left| \frac{0.25}{2.5} \right| * 100\% = \boxed{10\%}$$

$$\% D_3 = \left| \frac{A_3}{A_1} \right| * 100\% = \left| \frac{0.1}{2.5} \right| * 100\% = \boxed{4\%}$$

$$\% D_4 = \left| \frac{A_4}{A_1} \right| * 100\% = \left| \frac{0.05}{2.5} \right| * 100\% = \boxed{2\%}$$

$$\Rightarrow \% THD = \left(\sqrt{(0.1)^2 + (0.04)^2 + (0.02)^2} \right) * 100\% \\ = \boxed{10.95\%}$$

H.W①: A BJT is specified to have $T_{jmax} = 150^{\circ}\text{C}$ and to be capable of dissipating maximum power as follow:

40W at $T_c = 25^{\circ}\text{C}$

2W at $T_A = 25^{\circ}\text{C}$

Let $\theta_{JC} = 3.12^{\circ}\text{C/W}$ and $\theta_{JA} = 62.5^{\circ}\text{C/W}$, find the following:

- ① The max. power can be dissipated at $T_A = 50^{\circ}\text{C}$.
- ② The max. power can be dissipated at $T_A = 50^{\circ}\text{C}$ with a heat sink for which $\theta_{CS} = 0.5^{\circ}\text{C/W}$ and $\theta_{SA} = 4^{\circ}\text{C/W}$.
- ③ The max. power can be dissipated, if an infinite heat sink is used and $T_A = 50^{\circ}\text{C}$.

Ans: ① 1.6W ② 13.1W ③ 32W

H.W②: A power transistor for which $T_{jmax} = 180^{\circ}\text{C}$ can dissipate 50W at a case temperature of 50°C . If it is connected to a heat sink using an insulating washer for which the thermal resistance is 0.6°C/W , what heat sink temp. necessary to ensure safe operation at 30W? For an ambient temp. at 39°C , what heat sink thermal resistance is required? If a particular aluminum finned heat sink, thermal resistance in still air is 4.5°C/W per centimeter of length, how long a heat sink is needed?

Ans: $T_s = 84^{\circ}\text{C}$, $\theta_{SA} = 1.5^{\circ}\text{C/W}$; heat sink length is 3 cm

Integrated Circuit Design :

* يتم عادة بناء الدوائر المتكاملة من Transistor وقد يصل بعضها إلى عدة ملايين صيغ، أما أغلب الدوائر المتكاملة فهي عبارة عن Memory أو دوائر منطقية أخرى يتم بناؤها بعدة طرق منها (ECL, RTL, DTL, TTL, CMOS). والتي سنتطرق لتفصيلها خلال هذا الفصل.

* The Integrated circuit technology can be classified into four types


- 1- SSI (Small Scale Integrated) (100 - 1000) transistors
- 2- MSI (Medium Scale Integrated) (1000 - 10000) transistors
- 3- LSI (Large Scale Integrated) (10000 - 100000) transistors
- 4- VLSI (Very Large Scale Integrated) (100000 - 1000000) tran.

* يتم تمثيل "1" (mark) و "0" (space) حسب المطلوب الذي استخدم لبناء الدائرة المنطقية، كما موضح في الجدول أدناه :


	RS-232	TTL	CMOS
Mark "1"	-12V	+5V	+3.3V
Space "0"	+12V	0V	0V

* RS232 (Serial Port) بالمعنى الحاسبة منه تم الالام تم استبدالته
بـ USB وهو يمثل الالام ال Serial Port

1. Transistor Transistor Logic (TTL):



(a): TTL (n-p-n transistor)



(b): TTL circuit

* تمثيل الشكل (9): كيفية تصنيع الترانزستور TTL وهو عبارة عن عدة خلايا من emitter واحد لغرض تقليل عدد الترانزستورات في IC لتكوين دائرة منطقية معينة. صيغ يتم إجراؤها اعتبارا لكل الاحتمالات (logic) معروفة طبقا لعمل الدائرة ومع ذلك يجب يتم إعطائه مع قبل الشركة المصنعة.

* Linear Parameter for a p-n Junction diode and n-p-n BJT.

Parameter	V_{Diode}	$V_{BE(on)}$	$V_{BE(sat)}$	$V_{CE(sat)}$
Value	0.7V	0.7V	0.8V	0.1V

* If at least one input is low:

Q_1 is biased in saturation

$$\Rightarrow V_{B1} = V_X + V_{BE(sat)}$$

$$I_{B1} = \frac{V_{CC} - V_{B1}}{R_1}$$

يتبع

* إذا كان Q_1 هو في حالة (sat) فانه V_{CE} تمثل فولتية الـ sat وهي (V_{CEsat}) حيث ان الترانزستور في الحالة المشبعة (V_{CEsat}) تساوي جهد على فرض المقاومة بين C و E هي صفر ولكن الواقع خلاف ذلك ان V_{CEsat} هناك مقاومة معينة ولكنها قليلة لذلك تكون عليها فولتية قليلة وهي (V_{CEsat}) وفي حالة TTL فانها تساوي (0.1V).

$$\therefore V_{C1} = V_X + V_{CE(sat)}$$

If both V_X and $V_{CE(sat)}$ are approximately 0.1V

$$\Rightarrow V_{C1} = 0.1 + 0.1 = \boxed{0.2V}$$

(الفولتية على الـ Base لـ Q_2 والتي لا تكفي لكي يكون "on")
 $\therefore V_{C1} = 0.2V$ لذلك Q_2 يكون في حالة "off"

$\therefore Q_2$ is "OFF"

$\Rightarrow \boxed{V_O = V_{CC}} \rightarrow$ في حالة اي من V_X او V_Y هو "0" او كلاهما

* If all inputs are high, $V_X = V_Y = 5V$; then the base-emitter junctions of the input transistor are reverse biased

* بما ان $B-E$ هو في حالة اختيار عكسي فانه $B-C$ في حالة اختيار امامي ومعلوم ان اي طرف من الترانزستور يكون في حالة اختيار امامي فانه الفولتية بين الطرفين تكون (0.7V) تساوي V_{BE} .

نتبع

* اذن تزداد فولتية V_{B1} وعليه يكون Q_2 في حالة "ON" و Q_1 في حالة "OFF".

$$\therefore V_{B1} = V_{BE}(sat) Q_2 + V_{BC}(on) Q_1$$

$$V_{BC}(on) = V_{BE}$$

* بما ان Q_1 (B-E) في حالة انياز عكسي اذن هناك تيار عكسي قسمة قليله بالاركان حساب.

$$I_{EX} = I_{EY} = \beta_R I_{B1}$$

β_R : Beta reverse bias

β_F : Beta forward bias


and

$$I_{C1} = I_{B1} + I_{EX} + I_{EY} = (1 + 2\beta_R) I_{B1}$$

$$\Rightarrow V_o = V_{CE}(sat) = 0.1V \text{ ("0")} \text{ due to } Q_2 \text{ is "on"}$$

* يمكن الملاحظة ان TTL يستخدم في الدوائر المنطقية لانه كان اسرع من DTL حيث يكون زمن التأخير بين الانتقال من حالة "on" الى حالة "OFF" او بالعكس حوالي 10ns وعليه سرعة اقتراب تقدر بـ (100MHz) وبسبب هذا التردد بـ Propagation delay time

Ex: For the TTL circuit below; Calculate the currents and voltages. Assume that $\beta_R = 0.1$ and $\beta_F = 25$.



Solution:

* For $V_X = V_Y = 0.1$ or at least one Q_1 is biased in saturation.

$$V_{B2} = V_X + V_{CE(sat)} = 0.1 + 0.1 = \boxed{0.2V} \Rightarrow Q_2 \text{ and } Q_3 \text{ are "OFF"}$$

$$V_{B1} = V_X + V_{BE(sat)} = 0.1 + 0.8 = \boxed{0.9V}$$

$$I_1 = \frac{V_{CC} - V_{B1}}{R_1} = \frac{5 - 0.9}{4k} = \boxed{1.03mA}$$

$I_2 = 0A$ and $I_3 = 0A$ due to Q_2 and Q_3 are "OFF"

$$I_{B2} = I_{E2} = I_4 = \text{zero} \Rightarrow V_0 = \boxed{5V} \text{ "1"}$$

* For $V_X = V_Y = 5V$, then the input transistor (Q_1) is biased in the reverse bias.

* بما أن Q_1 في حالة انحياز عكسي إذن $B-C$ يكون في حالة انحياز عادي. إذن Q_2 و Q_3 يكونان في حالة "on"

نتبع

$$\Rightarrow V_{B1} = V_{BE(sat)3} + V_{BE(sat)2} + V_{BC(on)} \\ = 0.8 + 0.8 + 0.7 = \boxed{2.3 \text{ V}}$$

$$V_{C2} = V_{BE(sat)3} + V_{CE(sat)2} = 0.8 + 0.1 = \boxed{0.9 \text{ V}}$$

$$\Rightarrow I_1 = \frac{V_{CC} - V_{B1}}{R_1} = \frac{5 - 2.3}{4} = \boxed{0.675 \text{ mA}}$$

$$\therefore I_{B2} = (1 + 2\beta_R) I_1 = (1 + 2(0.1)) * 0.675 \times 10^{-3} = \boxed{0.81 \text{ mA}}$$

Also

$$I_2 = \frac{V_{CC} - V_{C2}}{R_2} = \frac{5 - 0.9}{1.6} = \boxed{2.56 \text{ mA}}$$

$$I_{E2} = I_2 + I_{B2} = 2.56 + 0.81 = \boxed{3.37 \text{ mA}}$$

$$I_4 = \frac{V_{BE(sat)3}}{R_B} = \frac{0.8}{1 \text{ k}\Omega} = \boxed{0.8 \text{ mA}}$$

$$I_{B3} = I_{E2} - I_4 = 3.37 - 0.8 = \boxed{2.57 \text{ mA}}$$

$$I_3 = \frac{V_{CC} - V_{CE(sat)3}}{R_C} = \frac{5 - 0.1}{4 \text{ k}\Omega} = \boxed{1.23 \text{ mA}}$$

$$V_O = V_{CE(sat)} = \boxed{0.1 \text{ V}} \quad \text{"0"}$$


V_x	V_y	V_O
0 or 1	0 or 1	1
1	1	0

$\therefore$ The circuit above is a NAND TTL circuit.

H.W① The Parameter of the TTL NAND circuit are: $R_1 = 6k\Omega$, $R_2 = 1.5k\Omega$, $R_B = 1.5k\Omega$ and $R_C = 2.2k\Omega$. Assume that $\beta_F = 20$ and $\beta_R = 0.1$ (For each input emitter), determine the base and collector currents in each transistor for: (a) $V_x = V_y = 0.1V$
(b) $V_x = V_y = 3.6V$.



Ans: (a) $I_1 = I_{B1} = 0.683mA$, $I_{C1} \approx 0$, $I_{B3} = I_{C3} = 0$, $I_{B2} = I_{C2} = 0$.
(b) $I_1 = I_{B1} = 0.45mA$, $I_{B2} = |I_{C2}| = 0.54mA$, $I_2 = I_{C2} = 2.73mA$
 $I_{B3} = 2.74mA$, $I_3 = I_{C3} = 2.23mA$.

H.W② The TTL circuit below has $\beta_R = 0.1$ and $\beta_F = 25$,
(a) Calculate the currents and voltages
(b) What is the advantage of this circuit.





* CMOS and TTL logic levels :

1- Input and output logic levels for CMOS :




2- Input and Output logic levels for TTL :



* لإكمال الملاحة بأعلى قيم لـ "Logic 1" بالنسبة لـ CMOS هي (3.3V) بينما تكون لـ TTL هي (5V) وكذلك قيم الفولتية بالنسبة للإدخال تكون أعلى مع الإفراج للفولتية الواضحة "Logic 0" بقيمة (0.4V) بينما للفولتية العالية (High) ("Logic 1") بالعكس.

* أي قيمة للإدخال تكون $V_{IL(max)} < V_{IH(min)}$ فام الترانزستور يعمل بـ Active region لذلك يجب أن لا يكون الإدخال ضمن هذه القيمة في الدوائر المنطقية.

* Noise Margin :



* هو مقياس لمناخة الدائرة المنطقية

للخوضاء بالنسبة للدائرة Logic
و Logic حيث كلما قلت

قيمة NMH و NML زادت
مناخة الدائرة . وإذا كانت

المنطقية اللائقة للدائرة منه

نظان ال NM فانه الاخراج

يكونه مناسب للحوال .

$$NM_H = V_{OH(min)} - V_{IH(min)}$$

$$NML = V_{IL(max)} - V_{OL(max)}$$


* TTL Fanout :

* Max fanout : يمثل اعلى عدد من gate المتماثلة للدائرة التي بالامكان ربطها على
اخراج الدائرة ، لاطلقة مع غير انه يؤثر على عمل الدائرة ، حيث اذا كان
تيار الدائرة المستور المربوط على الاخراج (I_{csat}) يعني الدائرة مستور في حالة
استجاب لذلك يجب عدم ربط دوائر اكبر من Fanout حيث يقل تيار I_c
عن تيار (I_{csat}) وعليه يتغير شكل الاخراج ؛ حيث اذا قل تيار I_c
عن تيار (I_{csat}) فانه V_{OL} تزداد حتى تصل الى قيمة NML وعليه يتغير
عمل الدائرة .

يتبع

Ex: Calculate the maximum fanout for the previous example
let $\beta = 25$ for the output transistor?

Solution:



for $V_x = V_y = 0.1V$

$$V_{B1} = 0.1 + 0.8 = \boxed{0.9V}$$

$$I_{LL} = \frac{V_{CC} - V_{B1}}{R_1} = \frac{5 - 0.9V}{4k} = \boxed{1.025mA}$$

* I_{LL} هو التيار الخارج للحمل عندنا يكون
الاخراج Low او التيار الداخل
للأثره عندنا يكون الاخراج Low

$$I_{B3} = \boxed{2.57mA}$$

$$I_{C3} = \beta_F I_{B3} = (25)(2.57mA) = \boxed{64.25mA}$$

$$\text{Max Fanout (N)} = \frac{I_{C(sat)}}{I_{LL}} = \frac{64.25m}{1.025m} = \boxed{62.88}$$

$$\% \boxed{N = 62}$$

* تيار (I_C) في حالة الاضباب لا يساوي βI_B
ولكن عندنا تيار $I_{C(sat)}$ نأخذ اسوأ حالة وهي
ان الترانزستور على حافة الاضباب بحيث اقل تيار قبل ان يدخل
الترانزستور في حالة الـ (Active)

H.W①: For the TTL inverter circuit shown below; determine the currents and voltages. Let $\beta_F = 25$ and $\beta_R = 0.1$.

Ans: For $V_X = 5V$;

$$V_{B1} = 2.3V, V_{B2} = 1.8V$$


$$V_{C2} = 0.9V$$

$$I_{B1} = 1.025mA$$

$$I_{C2} = 2.56mA$$

$$V_{B3} = 0.8V$$

$$V_O = V_{Q3}(E(sat)) = \boxed{0.1V}$$



For $V_X = 0.1V$; $V_{B1} = 0.9V$; $V_{B2} = 0.2V$; Q_2 and Q_3 are "OFF"

$$V_O = V_{CC} - I(1.6k) - V_{BE}(sat) - V_D$$


H.W②: The TTL circuit shown in Page (196) has $R_1 = 6k\Omega$, $R_2 = 2k\Omega$, $R_3 = 80\Omega$ and $R_B = 1.5k\Omega$. Assume that $\beta_F = 20$ and $\beta_R = 0.1$ (For each input emitter). Calculate the fanout for $V_X = V_Y = 3.6V$.

$$\text{Ans: } \boxed{N = 60}$$

2. Diode Transistor Logic (DTL):

* إذا كان إدخال الدائرة المنطقية عبر الدايود
فإن نوع الدائرة المنطقية يكون هو DTL

Ex: Determine the currents and voltages in the DTL logic circuit, then identify the logic gate type?
Let $\beta = 25$.



Solution:

For $V_x = V_y = 0.1V \Rightarrow D_x$ and D_y are forward bias

$$\Rightarrow V_1 = V_x + V_{Dx} = 0.1 + 0.7 = \boxed{0.8V}$$

$$I_1 = \frac{V_{CC} - V_1}{R_4} = \frac{5 - 0.8}{4k} = \boxed{1.05mA}$$

$\Rightarrow D_1, D_2$ and Q_1 are nonconducting. $\Rightarrow I_2 = 0$

$$\therefore \boxed{V_0 = V_{CC} = 5V}$$

ليقع

For $V_x = V_y = 5V \Rightarrow D_1$ and D_2 are reverse bias
 then D_1 , D_2 and Q_1 are biased on

$$V_1 = V_{D_1} + V_{D_2} + V_{BE(sat)} = 0.7 + 0.7 + 0.8 = \boxed{2.2V}$$

$$I_1 = I_2 = \frac{V_{CC} - V_1}{R_1} = \frac{5 - 2.2}{4k} = \boxed{0.7mA}$$

$$I_R = \frac{V_{BE(sat)}}{R_B} = \frac{0.8}{10k} = \boxed{0.08mA}$$

$$I_B = I_2 - I_R = 0.7 - 0.08 = \boxed{0.62mA}$$

$$I_C = \frac{V_{CC} - V_{CE(sat)}}{R_C} = \frac{5 - 0.1}{4k} = \boxed{1.225mA}$$

$$\boxed{V_O = 0.1 = V_{CE(sat)}}$$

∴ It is a NAND gate.

H.W 18 The DTL NAND gate has Parameters of $R_1 = 6k\Omega$, $R_C = 5k\Omega$ and $R_B = 15k\Omega$. Assume $V_{CC} = 5V$ and $\beta = 25$.
 Determine I_1 , I_2 , I_R , I_B and V_O For (a) $V_x = V_y = 0.1V$
 (b) $V_x = 5V$, $V_y = 0.1V$ (c) $V_x = V_y = 5V$.

Ans: (a) $I_1 = 0.7mA$, $I_2 = I_R = I_B = 0$, $V_O = 5V$ (b) same as

Part (a) (c) $I_1 = I_2 = 0.467mA$, $I_R = 0.053mA$

$I_B = 0.414mA$, $V_O = 0.1V$.

3. Resistor Transistor Logic (RTL):


* إذا كان الإدخال عبر مقاومة إلى دائرة منطقية فانه لا gate logic تعتبر من نوع (RTL) ؛ حيث تربط المقاومة إلى إدخال الترانزستور لتجنب امتصاص الإشارة ضعيفة عند الإدخال ناتجة عن noise وليس عن قسبة مقاومة الإدخال.

Ex: Determine the currents and voltages for the RTL circuit below, then identify the logic gate type?

Solution:

For A and B = 5V

Q_1 and Q_2 are saturation



$$I_{B1} = I_{B2} = \frac{5 - 0.8}{450} = \boxed{9.33 \text{ mA}}$$

$$I_T = \frac{5 - 0.1}{640} = \boxed{7.65 \text{ mA}} \Rightarrow I_{C1} = I_{C2} = \frac{7.65}{2} = \boxed{3.8 \text{ mA}}$$

$$\therefore V_0 = V_{CE(sat)} = \boxed{0.1 \text{ V}}$$

For (A or B) = 0.1 (at least one) $\Rightarrow V_0 = \boxed{0.1 \text{ V}}$



If Q_1 is "OFF" $\Rightarrow I_{C1} = 0$ and $I_T = I_{C2}$ and vice versa

For A and B are equal to 0.1V $\Rightarrow Q_1$ and Q_2 are "OFF"

$I_{C1} = I_{C2} = I_T = 0 \Rightarrow \boxed{V_0 = 5 \text{ V}}$ $\therefore$ It is a NOR gate.

4. Emitter coupled Logic (ECL):

* يعتبر عادةً أن TTL أسرع من DTL لأن زمن تأخير الإقلاق عند إشارات تقريباً 10ns بينما في DTL تقريباً 40ns ؛ أما في حالة استخدام ECL فإنه يعتبر سريعاً مقارنةً بالطرق السابقة للربط حيث يصل زمن التأخير حوالي 1ns أو أقل. وذلك بسبب أنه لا يعمل ضمن منطقة الإشباع. حيث يعمل فقط في المنطقة النشطة (Active region) ومنطقة القاطع (cutoff region).



$$I_{C1} = I_S e^{\frac{V_{BE1}}{V_T}} ; I_{C2} = I_S e^{\frac{V_{BE2}}{V_T}}$$

$$\Rightarrow \frac{I_{C1}}{I_{C2}} = \frac{e^{\frac{V_{BE1}}{V_T}}}{e^{\frac{V_{BE2}}{V_T}}} = e^{\frac{(V_{BE1} - V_{BE2})}{V_T}} = e^{\frac{(0.12/0.026)}{1}} = \boxed{101}$$

* عندما يكون اذلال اي Q_1 او Q_2 أكبر من الترانزستور الآخر بـ (20mV) فإن الترانزستور يعمل في حالة Active و الترانزستور الآخر يكون في cutoff معني انه تيار الترانزستور الذي يعمل يكون أكبر بحوالي مئة مرة من تيار الترانزستور الآخر

Ex: Calculate the currents and voltages in the basic differential amplifier circuit used as a digital circuit. Assume that $V_{CC} = 5V$; $V_{EE} = -5V$; $R_{C1} = R_{C2} = 1K\Omega$; $R_E = 2.15K\Omega$ and $V_2 = 0$, assume that dc base currents are negligible.

Solution:

* For $V_1 = 0$, both transistors are "on"

$$V_E = V_1 - V_{BE1} = 0 - 0.7V = \boxed{-0.7V}$$

$$I_E = \frac{V_E - (-V_{EE})}{R_E} = \frac{-0.7 + 5}{2.15K} = \boxed{2mA}$$

Assuming Q_1 and Q_2 are matched

$$\Rightarrow I_{C1} = I_{C2} = \frac{I_E}{2} = \frac{2}{2} = \boxed{1mA}$$

$$\therefore V_{O1} = V_{O2} = V_{CC} - I_C R_C = 5 - (1m \times 1K) = \boxed{4V}$$

* For $V_1 = -1V$ نقطة فولتية Q_1 أقل من فولتية ادخال Q_2 بـ $20mV$ أو $1V$

فإن Q_1 يكون "OFF" و Q_2 يكون "ON"

$$\therefore V_E = V_2 - V_{BE2}$$

$$= 0 - 0.7 = \boxed{-0.7V} \text{ and } I_E = \boxed{2mA} = I_{C2}$$

$$\therefore I_{C1} = \boxed{0} \Rightarrow V_{O1} = V_{CC} \text{ and } V_{O2} = V_{CC} - I_{C2} R_C$$

$$= 5 - (2m \times 1K) = \boxed{3V}$$


* For $V_1 = +1V$ $\Rightarrow Q_1$ is "ON" and Q_2 is "OFF"

$$V_E = V_1 - V_{BE1} = 1 - 0.7 = \boxed{0.3V}$$

$$I_E = \frac{0.3 + 5}{2.15K} = \boxed{2.47mA} = I_{C1} \text{ and } I_{C2} = 0 \Rightarrow \boxed{V_{O2} = V_{CC}}$$

$$V_{O1} = V_{CC} - I_{C1} R_{C1} = 5 - (2.47 \times 1K) = \boxed{2.53V}$$


* Basic ECL Logic Gate:



* يمكن، للاضافة مع خذ، لداثة بان
ال emitter لجميع الترانزستورات مرفوعة
سوية (coupling). حيث يمكن وصف
عمل الدائرة بالصور الآتية:
عندما يكون V_x أو V_y أكبر من V_R
بـ 120mV أو أكبر فانه Q_3 يكون "OFF"
و $V_{O2} = V_{CC}$ بينما يكون $V_{O1} = \text{Low}$
والعكس صحيح. وعليه فانه V_{O2}
يمثل الإخراج لدائرة OR بينما
 V_{O1} يمثل NOR. لذلك يمكن استخدام
ال ECL للحصول على إخراج أي دائرة
منطقية و Inverters لها مع غير استخدام
دوائر إضافية

* ECL Logic Gate with Emitter Followers:

* يمكن، للاضافة مع الدائرة، لاساسية لـ ECL بان الدائرة يجب ان تعمل دائماً بين
المنطق الفعالة والمنطق القاطع ولكن مع خذ، عمل الدائرة تقصر مشكلة.
اولاً: يجب الانتباه بان منطق Base - collector يجب ان يكون دائماً باختيار
عكسي لاننا نعمل بين المنطق الفعالة والقاطع ولكن عندما يكون الإدخال
 Q_1 أو Q_2 أكبر من Q_3 بـ (120mV) فانه Q_3 يكون "OFF" وعليه فانه V_{O1}
يكون أقل من الإدخال V_x أو V_y لذلك . يكون Base-collector في
حالة اختيار اعمى ويفضل الترانزستور في منطق الاشباع. وهي حالة
غير مرغوبة. لذا نلجأ الى اضافة تعديلات على الدائرة مع خذ، اضافة
دائرة ال emitter follower



* For V_x or V_y is a logic 1 (greater than V_R by at least 120mV)

$\Rightarrow Q_R$ is cutoff; $I_{CR} = 0 \Rightarrow V_{02} = 0$

$\Rightarrow V_{OR} = V_{02} - V_{BE3} = 0 - (0.7) = -0.7$ (logic 1)

and $V_{Nor} = (V_{01} - V_{BE4}) < V_{OR}$ (logic 0)

* For V_x and V_y are a logic 0 (less than V_R by at least 120mV)

$\Rightarrow Q_1$ and Q_2 are cut off, $V_{01} = 0 \Rightarrow I_{Cxy} = 0$

$\therefore V_{Nor} = V_{01} - V_{BE4} = 0 - 0.7 = -0.7$ (logic 1)

and

$V_{OR} = V_{02} - V_{BE3} = (-I_{C2}R_{C2} - V_{BE3}) < V_{Nor}$ (logic 0)

Ex: For the circuit in fig (Page-207), Calculate the currents, the voltages ① $V_x = V_y = -1.8V$, $V_R = -1.3V$ ② $V_x = -0.9V$, $V_y = -1.8V$ and $V_R = -1.3V$; then determine the Power dissipation for each case and why were R_3 and R_4 not taken equal? $R_{C1} = 220\Omega$, $R_{C2} = 245\Omega$, $R_3 = R_4 = 2k\Omega$.

Solution:

① For $V_x = V_y = -1.8V$ and $V_R = -1.3V$, Q_1 and Q_2 are "OFF" and Q_R is "ON" (Active region)

$$V_E = V_R - V_{BE_R} = -1.3 - 0.7 = \boxed{-2V}$$

$$I_E = \frac{V_E - V_{EE}}{R_E} = \frac{-2 - (-5.2)}{779} = \boxed{4.1mA} = I_{C2} \text{ and } I_{C1} = 0$$

$$V_{OR} = -(I_{C2} R_{C2}) - V_{BE_3} = -(4.1 \times 10^{-3} \times 245) - 0.7 = \boxed{-1.7V} \text{ logic (0)}$$

$$I_{R3} = (V_{OR} - V_{EE})/R_3 = \frac{-1.7 + 5.2}{2k} = \boxed{1.75mA}$$

$$V_{NOR} = V_{O1} - V_{BE_4} = 0 - 0.7 = \boxed{-0.7V} \text{ logic (1)}$$

$$I_{R4} = (V_{NOR} - V_{EE})/R_4 = \frac{-0.7 + 5.2}{2k} = \boxed{2.25mA}$$

$$P_D = I \cdot V = 5.2 (2.25 + 1.75 + 4.1) \times 10^{-3} = \boxed{42.12mW}$$

to be continue

② For $V_X = -0.9V$; $V_Y = -1.8V$ and $V_R = -1.3V$

$\Rightarrow Q_R$ is "OFF" and Q_1 is "ON" (Active region)

$$V_E = -0.9 - 0.7 = \boxed{-1.6V} \Rightarrow I_E = \frac{-1.6 + 5.2}{779}$$

$$\therefore I_E = \boxed{4.62mA} = I_{CXY}; I_{C2} = 0$$

$$V_{O1} = - (4.62 \times 10^{-3} \times 220) \approx \boxed{-1V}$$

$$V_{O2} = \boxed{0V} \Rightarrow V_{OR} = V_{O2} - V_{BE3} = 0 - 0.7 = \boxed{-0.7V}$$

logic (1)

$$V_{NOR} = V_{O1} - V_{BE4} = -1 - 0.7 = \boxed{-1.7V} \text{ logic (0)}$$

$$I_{R3} = \frac{V_{OR} - V_{EE}}{R_3} = \frac{-0.7 + 5.2}{2K} = \boxed{2.25mA}$$


$$I_{R4} = \frac{V_{NOR} - V_{EE}}{R_4} = \frac{-1.7 + 5.2}{2K} = \boxed{1.75mA}$$

$$P_D = (5.2) (1.75 + 2.25 + 4.62) \times 10^{-3} = \boxed{44.824mW}$$

* تكون قيم R_C أقل لتعمل مع قيم R_2 وذلك لتجنب مرور تيار عالي في R_E عندما يعمل Q_1 و Q_2 . يجب فعل عالي لتعمل قيم R_C لنرضى جعل قيم كبيرة مع تيار في R_C .

H.w ① For the Modified DTL circuit in figure below, calculate the indicated currents in the figure for $V_X = V_Y = 5V$.


Ans: $I_1 = 1.53 \text{ mA}$;

$$I_2 = 0.0589 \text{ mA};$$
$$I_3 = 1.47 \text{ mA};$$
$$I_{B_2} = 1.37 \text{ mA};$$
$$I_{C2} = 0.817 \text{ mA};$$


H.W ②: Consider the ECL logic circuit in figure below:

(a) Determine the reference voltage (V_R) (b) Find the logic (0) and logic (1) voltage values at each output V_{O1} and V_{O2} . Assume that inputs V_X and V_Y have the same values as the logic levels at V_{O1} and V_{O2}

$V_{CC} = 3.7V$



Ans: (a) $V_R = 2.7V$ (b) $\text{logic}(1) = 3V$ and $\text{logic}(0) = 2.4V$

5- MOSFET Technology (NMOS, PMOS and CMOS):


* نستخدم MOSFET كثيراً في بناء الدوائر، الحقيقة وذلك بسبب وتوقيتاته العالية حيث $I_{q \approx 0}$ و $R_{q \approx \infty}$ وكذلك الحمل مساحة أقل منه I_C بالمقارنة مع I_C بمساحة أكبر، إضافة إلى اقتصادها، BJT.



④ n-channel MOSFET



⑤ p-channel MOSFET



* يمكن، بالإضافة إلى ذلك، أن نلاحظ خصائص MOSFET، نوع n-channel (Enhancement) بأن هناك منطقتين للعمل وهما منطقة، المنطقة (Sat.) والمنطقة، المنطقة (triode) والتي يمكن وصفها بأنها كما زادت قيمة فولتية V_{DS} زادتي I_D .



① when $V_{DS} > (V_{GS} - V_t) \Rightarrow$ MOSFET in saturation region

$$I_D = K_n \frac{W}{L} (V_{GS} - V_t)^2$$

② when $V_{DS} < (V_{GS} - V_t) \Rightarrow$ MOSFET in triode region (ohmic)

$$I_D = K_n \frac{W}{L} [2(V_{GS} - V_t)V_{DS} - V_{DS}^2]$$

Ex: Determine the bias state for the two conditions in figure below;
If $V_{tn} = 0.4V$.



Solution:

(a) $V_{GS} = V_G - V_S = 1.9 - 0 = \boxed{1.9}$ $V_{tn} = 0.4V$

$V_{DS} = V_D - V_S = 2.5 - 0 = \boxed{2.5V}$

$V_{GS} - V_{tn} = 1.9 - 0.4 = \boxed{1.5V}$

$\because V_{DS} > (V_{GS} - V_{tn}) \therefore$ the transistor is in the saturated state

(b) $V_{GS} = V_G - V_S = 2.2 - (-2.3) = \boxed{4.5V}$


$V_{GS} - V_{tn} = 4.5 - 0.4 = \boxed{4.1V}$

$V_{DS} = V_D - V_S = 0.5 - (-2.3) = \boxed{2.8V}$

$\because V_{DS} < (V_{GS} - V_{tn}) \therefore$ the transistor is in the triode state.

* إذا لم يكن معروف طالة الترانزستور فافترض انه الحالة هي saturation
ومن ثم نكمل بقية الحسابات ونجد V_{DS} فان كانت النتيجة موجبة
فان فرضيتنا صحيحة واذا كانت V_{DS} سالبة فان الفرضية خاطئة.
وهذه الحالة للـ n-channel واما للـ p-channel بالعكس.

Ex: Calculate I_D and V_{DS} , if $K_n = 100 \mu A/V^2$, $V_{tn} = 0.6V$ and $w/l = 3$ for the circuit below.



Solution:

* نفرض بأن الترانزستور يعمل في منطقة الخشب

$$\therefore I_D = K_n \frac{W}{L} (V_{GS} - V_{tn})^2 = 100 \times 10^{-6} \times 3 \times (1.5 - 0.6)^2$$

$$= \boxed{243 \mu A}$$

$$\Rightarrow V_{DS} = V_{DD} - I_D R_D = 5 - (243 \times 10^{-6} \times 15 \times 10^3) = \boxed{1.355V}$$


$$\therefore V_{GS} - V_{tn} = 1.5 - 0.6 = \boxed{0.9V}$$

$$\therefore V_{DS} > (V_{GS} - V_{tn}) \Rightarrow \text{(الفرضية صحيحة)}$$

H.W: Repeat example (1), finding I_D and V_{DS} if $V_G = 1.8V$

Anse

$$I_D = 298 \mu A ; V_{DS} = 0.531V$$




* طول القناة بين Source و Drain يسمى (L) بينما (W) يمثل عرض القناة؛ وضالاً اجابنا ندرس امكانيات الحصول على افضل سرعة

ووقتية لعمل MOSFET مع مثال تغيير قيمة (W/L) ، وراثياً في التقييم يكون
 ان (L) ثابت والتحكم يكون ب (W) وعند ربط (n-channel) مع (P-channel) يكون
 (W/L) لـ n-channel نصف قيمة الـ (W/L) للـ (P-channel).

* NMOS Logic Circuit :

1- NMOS Inverter




(a) NMOS Inverter

V_I	V_O
0	V_{DD}
1	0

(b) Truth table.

* يتم بناء البوابات المنطقية باستخدام الترانزستور NMOS.

2- NMOS (NOR Logic gate):




* عندما نطلب بناء دائرة (OR) أو (NOR) فإن الطريقة المعتادة تكون باستخدام الترانزستور NMOS. على التوازي بيننا عندما نطلب بناء دائرة (AND) أو (NAND) فيتم ذلك بربط الترانزستور NMOS على التوالي وتكون النتيجة كما يلي.

* يتم استخدام (Depletion MOSFET) لغرض الحصول على قيمة تيار ثابت في الإخراج حيث عندما يكون (V_O) يساوي صفراً فإن $I_D = I_{DSS}$.

H.W: Find the realization of OR circuit using NMOS transistor only.

3- NMOS (NAND Logic gate):




A	B	V _O
0	0	1
0	1	1
1	0	1
1	1	0

(a) NMOS NAND Logic gate

(b) Truth table

Ex: Find the realization of V_O expression using NMOS and PMOS transistor only. $[V_O = A(D + (B + C)(E + F + G))]$


Solution:



* لا يحتاج تركيب للدائرة (NOT) لأن إخراج الدائرة لاصلي.
يوجد فيه (NOT) ضمناً.

* CMOS Logic circuit:

1- CMOS Inverter:




* عندنا يكون الإخراج Logic(1) فإن n-channel يكون "ON" بينما يكون p-channel "OFF" والعكس بالعكس. الإخراج Logic(0).


(a) Inverter using complementary MOS (CMOS) transistor

2. CMOS (NAND Logic gate):

* عندنا نطلب في إخراجنا CMOS لبناء الدارة، الحقيقة فإننا نحتاج استخدام n-channel و p-channel لكل جزء.



3- CMOS (NOR Logic gate):



H.W① Find the realization of y expression using NMOS and PMOS transistor only

$$y = (A+B)F + (C+D+E)G + H$$

H.W2% Find traditional CMOS realization of the following truth table using Karnaugh map techniques.

A	B	C	D	V_0	(d: don't care)
0	0	0	0	0	
0	0	0	1	0	
0	0	1	0	0	
0	0	1	1	1	
0	1	0	0	d	
0	1	0	1	1	
0	1	1	0	0	
0	1	1	1	1	
1	0	0	0	0	
1	0	0	1	1	
1	0	1	0	1	
1	0	1	1	d	

A	B	C	D	V_0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	d
1	1	1	1	d