

**Q1:** Design a band pass unity gain Butterworth filter to produce  $f_c=20\text{ KHz}$ , 30 Mar  
assume  $Q=10$  and  $C_1=0.1\mu\text{F}$ ? Determine the lower and upper cutoff frequencies and sketch the filter response?

**Q2: a)** For the circuit shown in figure (1), show that the frequency of 30 Mar  
oscillation is  $\omega = \frac{\sqrt{3}}{RC}$




Fig (1)

**b) 1.** Explain how the notch filter can be built using low pass and high pass filters? 2. Explain in details, the work principle of crystal oscillator? Confirm your answer by drawing. 15 Mar

**Q3:** For the circuit shown in figure (2), explain whether the PLL unit can 25 Mar  
lock and capture frequencies or not?




Fig (2)

**Q1:** Design a band pass unity gain Butterworth filter to produce  $f_c=20\text{ KHz}$ , 30 Mar assume  $Q=10$  and  $C_1=0.1\mu\text{F}$ ? Determine the lower and upper cutoff frequencies and sketch the filter response?

**Q2:** a) For the circuit shown in figure (1), show that the frequency of 30 Mar oscillation is  $\omega = \frac{\sqrt{3}}{RC}$




Fig (1)

b) 1. Explain how the notch filter can be built using low pass and high 15 Mar pass filters? 2. Explain in details, the work principle of crystal oscillator? Confirm your answer by drawing.

**Q3:** For the circuit shown in figure (2), explain whether the PLL unit can 25 Mar lock and capture frequencies or not?




Fig (2)

*Q1: Design a band pass unity gain Butterworth filter to produce  $f_c = 20 \text{ KHz}$ , 30 Mar  
assume  $Q = 10$  and  $C_1 = 0.1 \mu\text{F}$ ? Determine the lower and upper cutoff frequencies and sketch the filter response?*

*Q2: a) For the circuit shown in figure (1), show that the frequency of 30 Mar  
oscillation is  $\omega = \frac{\sqrt{3}}{RC}$*




Fig (1)

b) 1. Explain how the notch filter can be built using low pass and high pass filters? 2. Explain in details, the work principle of crystal oscillator? Confirm your answer by drawing. 15 Mar

*Q3: For the circuit shown in figure (2), explain whether the PLL unit can lock and capture frequencies or not? 25 Mar*




Fig (2)

## \* Power Amplifier:

The last stage of amplifiers must increase the voltage and current levels of i/p signal without distortion

Power amplifier can be classified into five classes: class A, class B, class AB, class C and class D.

	A	B	AB	C	D
Operating cycle	360°	180°	180°-360°	Less than 180°	Pulse operation
Power efficiency	25% to 50%	78.5%	between 25% (50%) to 78.5%	-	Typically over 90%


operating point only during one half, considered for : Class C  
since circuit is not fully

### 1- Class A amplifier:

The simple fixed-bias circuit can be used to discuss the main features of a class A series feed amplifier.


$$I_B = \frac{V_{CC} - V_{BE}}{R_B}; I_C = \beta I_B$$

$$V_{CE} = V_{CC} - I_C R_C$$



\* Class A power amplifier.

يُعَد



\* بالخطوة سرسم خط ادخال بام اعلى تيار مكثف ان يكون في الارجاع لرقم اوز فتحة وهي ضمن طور الارسارة، لخطوة كذلك اعلى مولتني في الارجاع لا يمكن ان تتجاوز فتحة  $V_{CC}$  - وبنها طور مع  $180^\circ$  من اشاره الارض.

$$P_{i(dcc)} = V_{CC} I_{Cp}$$

القدرة، ولذلك هي مصدر القوسيه  
(biasing)

$$P_{o(ac)} = V_{CE(r.m.s)} I_{C(r.m.s)}$$

or

$$P_{o(ac)} = I_{C(r.m.s)}^2 * R_C$$

$$\eta \% = \frac{P_{o(ac)}}{P_{i(dcc)}} * 100\%$$

\* لطف اصحابنا على المقادير كفاءة التحويل وهي قابلية المكثف لتحويل القدرة dc الى القدرة ac وهي تبع لغرض كبير احصار الارجاع

## \* Maximum efficiency :

### \* AC Power :

$$V_{CE(P.P)} = V_{CC}$$

$$I_{CC(P.P)} = \frac{V_{CC}}{R_C}$$

$$P_{O(A.C)} = V_{CE(r.m.s)} * I_{CC(r.m.s)} = \frac{V_{CC}}{2\sqrt{2}} * \frac{V_{CC}}{2\sqrt{2} R_C} = \boxed{\frac{V_{CC}^2}{8 R_C}}$$

\* لعنصر اجهزة بـ (كلاس A) كفاءة لا  
تمارن في النوع (fixed bias) تأمين  
بالحساب افضل القيارات لعنصر ايجار  
اعلاها كفاءة صفر المحصل عليها

### \* DC Power :

$$I_{CC(d.c)} = \frac{V_{CC}/R_C}{2} = I_{CQ}$$

$$P_i(d.c) = V_{CC} I_{CQ} = V_{CC} * \frac{V_{CC}/R_C}{2} = \boxed{\frac{V_{CC}^2}{2 R_C}}$$

$$\text{maximum } \eta \% = \frac{\max P_{O(A.C)}}{\max P_i(d.c)} * 100 \%$$

$$= \frac{V_{CC}^2 / 8 R_C}{V_{CC}^2 / 2 R_C} * 100 \% = \boxed{25 \%}$$

$$P_D = P_i(d.c) - P_{O(A.C)}$$

power dissipation

\* وهي قيمة لقدرة المستهلكة في الدائرة و هي التي تعود إلى الارتفاع (loss) على  
التراfosseur ; وبالتالي كلما قلت قيمة المقدمة لـ (loss) كلما افضل  
و مخصوصة في ضمانة  $I_C$  وذلك لأنها فيه تتحقق معه قدرة مستهلكة  
في  $I_C$  واحد من غير ارتفاع درجة الحرارة .

167

Ex: Class A power amplifier has the following parameter  
 $(\beta = 25, R_B = 1K\Omega, R_C = 20\Omega, V_{CC} = 20)$  and a base  
 current 10mA Peak; find input Power, output Power,  
 efficiency and the Power dissipation of the transistor?

Solution:

$$I_B = \frac{20 - 0.7}{1K} \left( \frac{V_{CC} - V_{BE}}{R_B} \right) = \boxed{19.3 \text{ mA}} \text{ d.c current}$$

$$I_C = \beta I_B = 25(19.3 \text{ mA}) = \boxed{482.5 \text{ mA}} \text{ d.c current}$$

$$I_{C(P)} = \beta I_b(P) = (25)(10 \text{ mA}) = \boxed{250 \text{ mA}} \text{ a.c current}$$

$$P_i(\text{d.c}) = V_{CC} \cdot I_{CQ} = (20)(482.5 \text{ mA}) = \boxed{9.65 \text{ W}}$$

$$\begin{aligned} P_o &= I_{C(\text{r.m.s})}^2 \cdot R_C = \left( \frac{I_{C(P)}}{\sqrt{2}} \right)^2 R_C = \left( \frac{250 \text{ mA}}{\sqrt{2}} \right)^2 \cdot 20 \\ &= \boxed{0.625 \text{ W}} \end{aligned}$$

$$P_D = P_i(\text{d.c}) - P_o(\text{a.c}) = 9.65 - 0.625 = \boxed{9.025 \text{ W}}$$


$$\eta \% = \frac{P_o(\text{a.c})}{P_i(\text{d.c})} * 100 \% = \frac{0.625}{9.65} * 100 \% \approx \boxed{6.5 \%}$$

## Transformer-coupled Class A amplifier:

\* لجذب رذاق كثيرة مكثف، لفترة (Class A) حيث تصل القدرة في الطالع إلى 50%

$$\frac{V_1}{V_2} = \frac{N_1}{N_2} = \frac{I_2}{I_1} = q$$

$q$ : transformation ratio  
(نسبة التحويل)



$$\frac{\bar{R_L}}{R_L} = \left( \frac{N_1}{N_2} \right)^2 = q^2$$

or  $\bar{R_L} = q^2 R_L$

جذب رذاق كثيرة بـ المقاومة المكافحة، وذلك لأن  $\bar{R_L}$  (effective resistance looking into the Primary)

Ex: Calculate the effective resistance seen looking into the primary of a 15:1 transformer connected to an 8Ω load?

Solution:


$$\bar{R_L} = q^2 R_L = (15)^2 \times 8 = 1.8 \text{ k}\Omega$$

(169)

Ex: Calculate the ac Power delivered to the 8- $\Omega$  speaker for the circuit below;  $I_B = 6\text{mA}$  and the input signal results in a peak base current swing of  $4\text{mA}$ .  $V_{CC} = 10\text{V}$ ;  $\eta = ?$  and  $P_D = ?$

$$\alpha = 3:1$$

Solution:



$$R_L = \alpha^2 R_L$$

$$= (3)^2 (8) = \boxed{72} \Omega$$

$$\Rightarrow \text{slope} = -\frac{1}{R_L} = -\frac{1}{72}$$

$$V_{CEQ} = \boxed{10\text{V}} \Rightarrow I_{CQ} = \boxed{140\text{mA}}$$

$$I_C = \frac{V_{CC}}{R_L} = \frac{V_{CQ}}{R_L} = \frac{10}{72} = \boxed{139\text{mA}}$$

$$I_{CQ} + I_C = 140 + 139 = \boxed{279\text{mA}}$$

\* يجب انتقاء خط (DC Load) في الاتجاه المعاكس  
لخط محاوره (AC Load) وذلك  
لأن محاورها للتيار هي خطوط  
غير متزنة وإنما هي خطوط  
متزنة عند  $f=0$   $X_L = 2\pi f L$   
و  $X_L = 0$   $(f=0)$   $\Rightarrow$   $V_{CEQ}$  هي  
نقطة التقاء خط (DC Load) مع  
خط محاوره (AC Load).

$(V_{CEQ})$

يسعى

\* بعد الحصول على قيمة تفاصيل تيار  $I_C$  مع مسحور الدائرة ولدينا نصف دائرة وهي تفاصيل الدائرة (ac Load Line) مع تيار  $I_B$  مع مسحور الدائرة (de Load Line) اذن نستخرج (رسم ac Load Line) ونجد تفاصيل تيار  $I_C$  المتداوب بـ  $(4mA)$  اعلى ونصف تيار  $I_B$  بـ  $(6mA)$  معيناً ناحذ قيم التفاصيل في الدائرة على  $10mA$  و  $2mA$  ونما هووضع في الشكل.

$$\Rightarrow V_{CEmin} = 1.7V \quad \text{and} \quad I_{Cmin} = 25mA$$

$$\text{and} \quad V_{CEmax} = 18.3V \quad \text{and} \quad I_{Cmax} = 255mA$$

$$FD \boxed{P_{O(ac)} = \frac{(V_{CEmax} - V_{CEmin})(I_{Cmax} - I_{Cmin})}{8}}$$

Transformer-coupled  
class A amplifier

$$\therefore P_{O(ac)} = \frac{(18.3 - 1.7)(255 - 25)}{8} = \boxed{0.477W}$$

$$P_{O(d.c)} = V_{CC} I_{CQ} = (10)(140mA) = \boxed{1.4W}$$

$$\eta \% = \frac{P_{O(ac)}}{P_{O(d.c)}} * 100\% = \frac{0.477}{1.4} * 100\% = \boxed{34\%}$$


$$P_D = P_{O(d.c)} - P_{O(ac)} = 1.4 - 0.477 = \boxed{0.923W}$$

or

$$\eta \% = 50 \left( \frac{V_{CEmax} - V_{CEmin}}{V_{CEmax} + V_{CEmin}} \right)^2 \%$$

## 2- Class B Amplifier:

During the +ve half cycle  
an NPN transistor is "ON" and  
PNP is "OFF" and vice versa.



\* Class B Poweramplifier  
(Push-Pull circuit)

\* خلال الجهد الموجب من الموجة فان  $Q(NPN)$  "ON" و  $Q(PNP)$  "OFF" وبالتالي فالتيار يتدفق من  $Q_1$  عبر  $R_L$  الى  $Q_2$  كأنه دفع (Push). بينما خارج طرفي الشبكة الموجة فان  $Q(PNP)$  يعمل كـ "Pull" و  $Q_2$  "OFF". وبالتالي يتدفق التيار من  $R_L$  ومن ثم الى  $Q_1$  وعند ذلك تتحقق مثل هذه الظاهرة في (Push-Pull circuit).

$$P_{dc} = V_{cc} I_{dc}$$

$$I_{dc} = \frac{2}{\pi} I_{cp}$$

$$P_{dc} = V_{cc} \left( \frac{2}{\pi} I_{cp} \right)$$

\* تيار لا يجيء في اي وقت  $Q_1$  او  $Q_2$  مع  $I_{dc}$  (Full wave rectifier) مع  $V_{cc}$  (Sinewave)

$$P_{ac} = \frac{V_L^2 (r.m.s)}{RL}$$

$$P_{ac} = \frac{V_L^2 (P)}{2 RL}$$

\* Maximum efficiency :

$$\eta \% = \frac{P_{o(ac)}}{P_{i(d.c.)}} * 100 \% = \frac{V_L^2(P) / 2 RL}{V_{CC} \left( \frac{2}{\pi} I_{o(p)} \right)} * 100 \%$$

$$\Rightarrow \eta \% = \frac{V_L^2(P) / 2 RL}{V_{CC} \left( \frac{2}{\pi} \frac{V_L(P)}{RL} \right)} * 100 \% = \frac{V_L(P)}{V_{CC}} * \frac{\pi}{4} * 100 \%$$

The maximum efficiency is obtained when  $V_L(P)$  has max value, that is  $V_{L(P)max} = V_{CC}$

$$\therefore \eta \% = \frac{\pi}{4} * 100 \% = \boxed{78.5 \%}$$

$$P_D = P_{2Q} = P_{i(d.c.)} - P_{o(ac)}$$


$$\Rightarrow P_{2Q} = \frac{2 V_L(P) V_{CC}}{\pi R L} - \frac{V_L^2(P)}{2 RL}$$

$$\frac{d P_{2Q}}{d V_L(P)} = 0 \quad (\text{للحصول على قيمة極대ية لـ } P_{2Q} \text{ بالتناسب مع } V_L(P))$$

$$\Rightarrow \frac{d P_{2Q}}{d V_L(P)} = \frac{2 V_{CC}}{\pi R L} - \frac{2 V_L(P)}{2 RL} = 0$$

$$\therefore |V_{L(P)}|_{max} = \frac{2 V_{CC}}{\pi} \approx \boxed{0.64 V_{CC}}$$

لـ  $\downarrow$



عندما يزيد الجهد من خارج المضخم يصلح المعاوقة بـ 50٪ كفاءة، بينما في أعلى كفاءة، ينخفض الجهد إلى  $\frac{2}{\pi} V_{CC}$  ويزداد الجهد المطبق على المقاومة  $R_L$  لتصل إلى  $V_{CC}$ ، وكذلك في أعلى كفاءة، ينخفض الجهد إلى  $V_{CC}$  ويزداد الجهد المطبق على المقاومة  $R_L$  لتصل إلى 78.5٪ كفاءة.

Ex: For class B Power amplifier;  $V_{CC_1} = 15V$  and  $V_{CC_2} = -15V$ , and the load resistance is  $8\Omega$ ; determine the Power dissipated in the load, the Power drawn from the supply, the Power dissipated in the transistors and the conversion efficiency for a peak output of 10V?

Solution:

$$P_{OCAC} = \frac{V_{L(P)}^2}{2R_L} = \frac{(10)^2}{2(8)} = 6.25W$$

$$P_{IDC} = \frac{2}{\pi} \frac{V_{L(P)}}{R_L} V_{CC} = \frac{2}{\pi} \frac{10}{8} (15) = 11.94W$$

$$P_{2Q} = P_{IDC} - P_{OCAC} = 11.94 - 6.25 = 5.7W$$

$$P_D \text{ for each transistor} = \frac{5.7}{2} = 2.85W$$

$$\eta \% = \frac{P_{OCAC}}{P_{IDC}} * 100\% = \frac{6.25}{11.94} * 100\% = 52\%$$

*Ex:* For a class B amplifier, using a supply of  $V_{CC} = 30V$  and driving a load of  $16\Omega$ ; determine the maximum input power, output power and transistor dissipation.

Solution:

$$V_L(p) = V_{CC} \text{ when bias is zero and dissipation is zero}$$


$$\therefore \text{maximum } P_o(\text{ac}) = \frac{V_{CC}^2}{2RL} = \frac{(30)^2}{2(16)} = 28.125W$$

$$\text{and maximum } P_i(\text{dc}) = \frac{2V_{CC}^2}{\pi RL} = \frac{2(30)^2}{\pi(16)} = 35.82W$$

$$P_{Q\max} = \frac{2V_{CC}^2}{\pi^2 RL} = \frac{2(30)^2}{\pi^2(16)} = 11.41W$$


$$\Rightarrow P_D \text{ for each transistor} = \frac{11.41}{2} = 5.7W$$

\* Transformer coupled Push-Pull circuit:




\* تستعمل المدولات في Class B لغرض جعل الدارات عاكسة كومبريلودر على اقل  
 $0.7V$  حيث تعطى المدولات عن بروذر لغرض نصف تهوية المدولات بالضياع كل  
 ترايزستور وكذلك بنفس الطور يحيط به المدخلات في الدارة اعلاه باسم الترايزستوري  
 مربوط فيها دائرة تبديل (Biasing circuit) لغرض جعل الترايزستوري في حالاته  
 يدار على البروذر حيث فرمل المدخل الموحد سالب الموصدة بـ  $\Phi_1$  و  $\Phi_2$  (ON) وفي حالته  
 في حالة (Off) والعكس صحيح.

### \* Cross-over Distortion:



\* يُكتَب المدخلة مع المدخل بالـ  
ـ تدوين تفاصيل المقاطع عند إلقاءاته  
ـ أعلى أو أدنى وأوقياً بـ ٥٠.٧ سم  
ـ بـ (cross over distance) وذلك  
ـ نتيجة ام التراكيز ستوريس في دائرة  
ـ class لا يوجه تغير عند المقدمة  
ـ لذلك يفضل التراكيز ستورس بالـ يقطن  
ـ بمقدمة فولاذية الأدغال لغرض الحفاظ

## \* Darlington Class B Amplifier:



\* Complementary-Symmetry Push-Pull circuit using Darlington transistors

\* لغرض صرف تيار على الاتجاهين يتم استخدام طريقة Darlington والتي يكون لها كسب تيار عالي ( $\beta_1, \beta_2$ ) حيث بينهم:  $(\beta_1, \beta_2) > (\beta^2)$ . حيث يتم اختيار قيم مقاومات آتية والمطلوبة ( $R_E$ ) لغرض زراعة كسب التيار.


$$I_{E1} = (1 + \beta_1) I_{B1} \approx [\beta_1, I_{B1}]$$

$$I_{E2} = I_{B2}$$

$$I_{E2} \approx [\beta_2, I_{B2}]$$

$$I_{B2} = \beta_1 I_{B1} \quad \therefore I_{E2} = \beta_1 \beta_2 I_{B1}$$

$$\therefore \frac{I_{E2}}{I_{B1}} = [\beta_1 \beta_2] \text{ or } [\beta^2]$$




Ex: For the circuit shown below; calculate the input power, output power and power handled by each output transistor; after that determine the circuit efficiency for an input of (12Vrms) and the max. Power dissipation?

Solution:

$$V_i(P) = \sqrt{2} V_i(rms)$$

$$= \sqrt{2} (12) = 16.97V$$

$$P_0(\text{acc}) = \frac{\frac{V_L^2}{2} (P)}{2RL}$$



$$P_i(ds) = \text{Vec } Id.c$$

$$= (25) \frac{2}{\pi} I_L(p)$$

$$P_i(\text{d.c.}) = (25) \left(\frac{\frac{2}{\pi}}{1}\right) \left(\frac{\frac{17}{4}}{4}\right)$$

$\approx \boxed{67.75 \text{ W}}$

$$P_{2Q} = P_i(d.c) - P_{oc(a.c)} = 67 - 75 - 36.125 = 51.825 \text{ W}$$

$$P_D = P_Q = \frac{31.625}{2} = 15.8 \text{ W}$$

for each  
transistor

يَتَّبِعُ

$$\eta \% = \frac{36.125}{67.75} * 100 \% = [53.3 \%]$$

$$P_{2Q\ max} = \frac{2 V_{CC}^2}{\pi^2 R_L} = \frac{2 (25)^2}{\pi^2 (4)} = [31.69 W]$$


This maximum dissipation occurs at  $V_L = 0.64 V_{CC}$

$$\Rightarrow V_L = 0.64 (25) \approx [16 V]$$

\* على المدخلة بال دائرة يتعبر لها أثواب قدره متساوية بـ  $0.64 V_{CC}$ , وبذلك قدره متساوية  $V_{KOP} = V_{CC}$  وذلك يعني أن قدرة ستوكه تكون حوالي  $[21.3 W]$

~ ~ ~ ~ ~ . ~ ~ ~ .

### 3- Class AB Amplifier:



\* Class AB  
\* إضافة دائودين وذلك لتجنب التقطف  
\* cross over distortion  
\* حيث عبارة عن دائرة تقسم موجنتها  
\* ستكون مع مقاومته (R) ودائودين  
\* حيث يتم اختيار قيم المقاومات بخلاف  
\* لغرض جعل الدائودين (D1, D2)  
\* يعملان.

\* Class AB amplifier

Ex 8 Determine the current through the diodes and the voltage at the bases and emitters of the transistors for the circuit in figure below? Assume  $V_{BE} = 0.7V$

Solution:

$$I_{Bias} = \frac{V_{CC} - V_{D1} - V_{D2}}{R_1 + R_2}$$

$$= \frac{30 - 0.7 - 0.7}{2.7k + 2.7k}$$

$$\therefore I_{Bias} = [5.3mA]$$

$$V_{B1} = V_{CC} - I_{Bias} R_1 = 30 - (5.3m)(2.7k) R_2$$

$$= [15.7V]$$

$$V_{B2} = I_{Bias} R_2 = (5.3m)(2.7k) = [14.3V]$$

$$V_{E2} = V_{BE2} + V_{B2} = 0.7 + 14.3 = [15V]$$


$$V_{E1} = V_{B2} - V_{BE1} = 15.7 - 0.7 = [15V]$$

$$V_{CE1} = V_{CE2} = \boxed{\frac{V_{CC}}{2}}$$

$$P_o(\text{ac}) = \frac{V_L(\text{CP}) RL}{2(RL + R_E)^2}$$

$$I_L(\text{CP}) = \frac{V_L(\text{CP})}{(RL + R_E)}$$

$$P_C(\text{dc}) = \frac{1}{\pi} \frac{V_L(\text{CP})}{(RL + R_E)} * V_{CC}$$



عند تغيير درجة الحرارة، التي يدورها تؤثر على  $V_{BE}$  للرايوود  $D_1, D_2$  وهم على دائرة المعاين وباسلكي ساعدهم في شكل المعاينة الطارقية، ولكن على حساب الالفاذه التي تقل وتحبب لجهة اى ذلك تعتبر هذه المعاينة 3NTM لغير معاينة  $R_E$  الـ Feedback

Ex: Design a class AB amplifier to provide 16W into 8Ω load from ±24 supplies. Assume that  $\beta = 50$  and  $V_{BE} = 0.8\text{ V}$ .

Solution:

$$P_{O(\text{ac})} = \frac{V_L^2}{2RL} \Rightarrow V_L(P) = \sqrt{2RLP_{O(\text{ac})}} = \sqrt{2(8)(16)} \\ = \boxed{16\text{ V}}$$

$$I_{L(P)} = \frac{V_L(P)}{RL} = \frac{16}{8} = \boxed{2\text{ A}}$$

$$\text{The Peak base voltage for } Q_1 = V_L(P) + V_{BE1} \\ = 16 + 0.8 = \boxed{16.8\text{ V}}$$


$$\text{and the peak base current} = \frac{I_{L(P)}}{\beta} = \frac{2}{50} = \boxed{40\text{ mA}}$$

$$\Rightarrow R = \frac{V_{CC1} - V_{BE1} - V_L(P)}{I_{base}} = \frac{24 - 0.8 - 16}{40\text{ mA}} = \boxed{180\Omega}$$

$$I_{D1, D2} = \frac{V_{CC1} - V_{D1} - V_{D2} - V_{CC2}}{R + R} = \frac{24 - 1.6 + 24}{180 + 180} \\ = \boxed{180\text{ mA}}$$

## 4- Class C Amplifiers

In class C power amplifier the load current flows for less than half cycle




\* Class C Power Amplifier

\* ينتهي في Class C في مجال الإرتجاع حيث يقوم بتثبيت تردد الإشارة الى التوافق مع التردد الطبيعي (natural frequency) (وهو تردد الرسالة)  $(L_C)$  والتي تستعمل (Tank circuit) حيث يدخل هنا النوع فقط في الحيني الموجب من صورة بروذرل وبسبب ان جزء من الموجة يستطيع تكبير المعايرة فانه يكمل اهل من  $180^\circ$  لينتهي في  $360^\circ$  فالoperating cycle في ذلك ينبع في المضاد الراديوي.

## 5- Class D Amplifiers

A class D amplifier is designed to operate with digital or Pulse type signals. An efficiency of over 90% is achieved using this type of circuit, making it quite desirable in Power amplifiers.

ينبع




\* الخطط المدارية هي المبادئ التي تجعل فحصها في الممارسة صعباً، وهذه  
المبادئ (V\_i) مع موجة مرجعية من سينوسي تكون سلبياً، لاحتاج عبارة مع موجة  
رقمية (Digital) تقوم بتثبيتها باستخدام classD، حيث يتم إدخال الموجة  
التي تمرس بها الموجة، لـ Digital، لـ Digital كما صناعي الموجة  
على العددي من الترددات لذلك يتم اختيار أجهزها باستعمال  
Low Pass filter.

\* MOSFET is used because  
it is suited for switching

\* When input is high  $Q_1$   
and  $Q_3$  turned on, while  
 $Q_2$  is "OFF"  $\Rightarrow U_o = 0$

\* When input is low  $Q_1$  and  $Q_3$   
turned off, while  $Q_2$  is "ON"

$$\Rightarrow U_o \approx V_{DD}$$




\* Class D amplifier =

H.W①: For the fixed bias BJT circuit  $P_D = V_{CE}I_C$ ,  $R_L = 8\Omega$  and  $V_{CC} = 24\text{ V}$ ; determine the maximum Power dissipation in the transistor. Ans:  $P_{D\max} = \boxed{18\text{ W}}$

H.W②: Design an idealized class B output stage to deliver an average of  $25\text{ W}$  to an  $8\Omega$  speaker, the Peak output voltage must be no larger than 80 Percent of supply voltages  $V_{CC}$ . Determine ①  $V_{CC}$  ② the peak current in each transistor ③ the average power dissipation in each transistor ④ the power conversion efficiency.


Ans: ①  $V_{CC} = \boxed{25\text{ V}}$  ②  $I_{LQ} = \boxed{2.5\text{ A}}$  ③  $P_D = \boxed{7.4\text{ W}}$   
 ④  $\eta\% = \boxed{62.8\%}$

H.W③: Design a transformer coupled emitter follower amplifier with  $V_{CC} = 24\text{ V}$  and  $R_L = 8\Omega$ . The average power delivered to the load is to be  $5\text{ W}$ , the peak amplitude of the signal emitter current is to be no more than  $0.9I_{CQ}$  and that of the signal emitter voltage is to be no more than  $0.9V_{CC}$ , let  $\beta = 100$



Ans:  $q = \boxed{2.42}$ ;  $I_{CQ} = \boxed{0.514\text{ A}}$   $P_D = \boxed{12.3\text{ W}}$   
 $R_1 = \boxed{4.43\text{ k}\Omega}$   $R_2 = \boxed{5.74\text{ k}\Omega}$

## \* Power Transistor Heat Sinking :



\* الفكرة ١- المقاومة الحرارية في Transistor Junction

ويبقى المدارج العالية نسبة الانحراف (العكس) لذلك ترتفع درجة حرارة المفتق وبالتالي تزداد القدرة المقطورة. لذلك عادةً ما نعرف به ارتفاع المقاومة تبخر درجة حرارة  $\theta = \frac{\Delta T}{\Delta T}$  وهي المقاومة الحرارية (Thermal resistance)

Typically, the maximum junction temperature of these types of Power transistors is as follow:

Silicon:  $150 - 200^\circ\text{C}$

Germanium:  $100 - 110^\circ\text{C}$

\* Power transistor ترتفع درجة حرارته أعلى من مقداره لأنها لا تدحرج لذلك نحتاج إلى توصيل أو ربط العازف (case) ببعضه البعض لحرارته يصلح heatsink وهو عادةً يكون من عرق حمراء مصنوع من المعدن.

$$\Delta T = T_J - T_a$$

$$\Delta T = P_J \theta$$

$$T_J = T_a + (\theta_{JC} + \theta_{CA}) P_J$$

$\theta_{JC}$ : thermal resistance between junction and case

$\theta_{CA}$ : thermal resistance between case and air (ambient; surrounding air)

$\theta_{SA}$ : (heat sink to ambient) heat sink thermal resistance

$$T_J = T_a + (\theta_{JC} + \theta_{CS} + \theta_{SA}) P_J \quad \text{with Heat Sink}$$

Ex: A transistor has a Power rating of 2W. The thermal resistance from junction to case is  $5^\circ\text{C}/\text{W}$ , for the case to heat sink is  $2^\circ\text{C}/\text{W}$  and for the heat sink to ambient is  $10^\circ\text{C}/\text{W}$ . Determine the Junction temperature, Case temperature and the temperature of the heat sink if the ambient temperature is  $25^\circ\text{C}$ ?


Ans

Solutions

① The junction temperature

$$T_J = T_a + (\theta_{JC} + \theta_{CS} + \theta_{SA}) P_J$$

$$= 25 + (10 + 5 + 2) \cdot 2 = \boxed{59^\circ C}$$



② The case temperature

$$T_c = T_a + (\theta_{CS} + \theta_{SA}) P_J = 25 + (10 + 2) \cdot 2 = \boxed{49^\circ C}$$

③ The heat sink temperature

$$T_s = T_a + \theta_{SA} P_J = 25 + (10) \cdot 2 = \boxed{45^\circ C}$$


Ex: A silicon Power transistor is operated with  $\theta_{SA} = 1.5^\circ C/W$ ,  $\theta_{JC} = 0.5^\circ C/W$  and  $\theta_{CS} = 0.6^\circ C/W$ . What maximum power can be dissipated if the ambient temperature is  $40^\circ C$  and  $T_{Jmax} = 200^\circ C$ ?

Solution:

$$P_D = \frac{T_J - T_a}{\theta_{JC} + \theta_{CS} + \theta_{SA}} = \frac{200^\circ C - 40^\circ C}{0.5 + 0.6 + 1.5}$$

$$= \boxed{61.5 W}$$

## \* Derating Curve :



\* وهو عبارة عن منحني يتم (رسن)  
تم قبل الصفر كثافة المحمية للرانزستور  
لوضع فندق اكبر قدره مستهلكة يستطاع  
الرانزستور تحملها في درجة حرارة  
محظى الباقي اعطي بالرانزستور.  
وكان ذلك ( درجة حرارة المفق )

(Derating curve for silicon transistor)

\* لكي يستطع الرانزستور تبريد الحرارة المولدة نتيجة مرور التيار العالمي  
يجب ان تكون درجة حرارة الجو اقل من درجة حرارة المفق لكي تستغل  
الحرارة في المنفحة ذات درجة الحرارة العالمية اما المنفحة ذات درجة  
الجو المقطوعة . وعندما تساوي درجة حرارة اعطي مع درجة حرارة المفق  
فإن الرانزستور لا يستطيع تبريد الحرارة لذلك ترتفع درجة حرارة المفق  
على الالق . لذلك نجاء الى مصادر الحرارة وهو


Heat Sink

~ ~ ~

## \* Amplifier Distortion :

Distortion can occur because the device characteristic is not linear.

\* نتيجة ارتفاع درجة حرارة الرانزستور او لاسباب اخرى يجعل الرانزستور  
بعضوية غير خطية مما يؤدي الى دخول حركات متعددة في جرعة  
غيرها في الاخرج تسمى اذ



$$\% \text{ nth harmonic distortion} = \% D_n = \frac{|A_n|}{|A_1|} * 100\%$$

## Total Harmonic Distortion :

$$\% THD = \sqrt{D_2^2 + D_3^2 + D_4^2 + \dots} * 100\%$$

\* أقل قدر يصبح ذر تأثير قليل على نتائج التجربة مما يرجع  
أقل قدر يصبح ذر تأثير قليل على نتائج التجربة مما يرجع  
إلى التأثير المترافق معه

Ex: Calculate the harmonic distortion components for an op-amp signal having fundamental amplitude of 2.5V, second harmonic amplitude of 0.25V, third of 0.1 and four of 0.05V. Then calculate the total harmonic distortion?

## Solutions

$$\% D_2 = \left| \frac{A_2}{A_1} \right| * 100\% = \left| \frac{0.25}{2.5} \right| * 100\% = \boxed{10\%}$$

$$\% D_3 = \left| \frac{A_3}{A_1} \right| * 100\% = \left| \frac{0.1}{2.5} \right| * 100\% = \boxed{4\%}$$

$$\% \quad D_4 = \left| \frac{A_4}{A_1} \right| * 100\% = \left| \frac{0.05}{2.5} \right| * 100\% = \boxed{2\%}$$

$$\Rightarrow \% \text{ THD} = \left( \sqrt{(0.1)^2 + (0.04)^2 + (0.02)^2} \right) * 100\% \\ = 10.95\%$$

H.W①: A BJT is specified to have  $T_{jmax} = 150^\circ C$  and to be capable of dissipating maximum power as follow:

40W at  $T_c = 25^\circ C$

2W at  $T_A = 25^\circ C$

Let  $\theta_{JC} = 3.12^\circ C/W$  and  $\theta_{JA} = 62.5^\circ C/W$ , find the following:

- ① The max. Power can be dissipated at  $T_A = 50^\circ C$ .
- ② The max. Power can be dissipated at  $T_A = 50^\circ C$  with a heat sink for which  $\theta_{CS} = 0.5^\circ C/W$  and  $\theta_{SA} = 4^\circ C/W$ .
- ③ The max. Power can be dissipated, if an infinite heat sink is used and  $T_A = 50^\circ C$ .

Ans: ① 1.6W ② 13.1W ③ 32W

H.W②: A power transistor for which  $T_{jmax} = 180^\circ C$  can dissipate 50W at a case temperature of  $50^\circ C$ . If it is connected to a heat sink using an insulating washer for which the thermal resistance is  $0.6^\circ C/W$ , what heat sink temp. necessary to ensure safe operation at 30W? For an ambient temp. at  $39^\circ C$ , what heat sink thermal resistance is required? If a particular aluminum finned heat sink, thermal resistance in still air is  $4.5^\circ C/W$  per centimeter of length, how long a heat sink is needed?

Ans:  $T_S = 84^\circ C$ ,  $\theta_{SA} = 1.5^\circ C/W$ ; heat sink length is 3 CM

## Integrated Circuit Design:

\* يتم عادة بناء الدوائر المتكاملة من Transistors و مورثات بعضها إلى مدارس صبي او اندب الدوائر المتكاملة هي عبارة عن Memory او دوائر منطقية اخرى يتم بناءها بعدها طبقاً منها (CMOS, TTL, DTL, RTL, ECL) والتي تستطيع لتنفيذها خارج هنا الفضل؟

\* The Integrated circuit technology can be classified into four types


- 1- SSI (Small scale Integrated) (100 - 1000) transistors
- 2- MSI (Medium Scale Integrated) (1000 - 10000) transistors
- 3- LSI (Large scale Integrated) (10000 - 100000) transistors
- 4- VLSI (Very Large Scale Integrated) (100000 - 1000000) trans.

\* يتم تمثيل "1" (mark) "0" (space) مسبباً بالحالة التي أشارت من قبل المذكرة السابقة رسمياً في الجدول أدناه:


	RS-232	TTL	CMOS
Mark "1"	-12V	+5V	+3.3V
Space "0"	+12V	0V	0V

\* RS232 بالمتى الاتصال مناسب و هو ما يدعى اتصال Serial Port و هو عبارة عن الاتصال USB ؟

## I. Transistor Transistor Logic (TTL):



(a): TTL (nPn transistor)



(b): TTL circuit

\* مثل المثلث (a): كيسيت تضييع الترانزستور TTL وهو عبارة عن اجهزة طارق واحد لغرض تقليل عدد الترانزستورات في IC ونوع داروه منعه من صرف يتم ايجاد اختبار كل الاصوات (Logic) لعمدة طبع على الارادة ومن خالد حيث يتم اعطائه من قبل الشركة المصنعة.

\* Linear Parameter for a Pn Junction diode and nPn BJT.

Parameter	V <sub>Diode</sub>	V <sub>BE(on)</sub>	V <sub>BE(sat)</sub>	V <sub>CE(sat)</sub>
Value	0.7V	0.7V	0.8V	0.1V

\* If at least one input is low:

Q<sub>1</sub> is biased in saturation

$$\Rightarrow V_{B1} = V_x + V_{BE(sat)}$$

$$I_{B1} = \frac{V_{CC} - V_{B1}}{R_1}$$

يتبع

\* إذا كان  $\Phi_1$  هو في حالة (sat) فما  $V_{CE}$  فعل مولينيت  $\Phi_1$  وهي  $(V_{CEsat})$   
حيث إن الترانزستور في حالة المعايرة  $(V_{CEsat})$  تياري ينبع على مرضها المعايرة  
بسم  $\Phi_2$  هي صفر ولكن الواقع خلاف ذلك إذ إن هناك مقاومة مبنية  
و لكنها خلصت لذلك تكون عليها مولينيت قليلة وهي  $(V_{CEsat})$  وهي حالة TTL  
فإنها تياري  $(0.1V)$ .

$$\therefore V_{C_1} = V_x + V_{CE(sat)}$$

If both  $V_x$  and  $V_{CE(sat)}$  are approximately  $0.1V$

$$\Rightarrow V_{C_1} = 0.1 + 0.1 = \boxed{0.2V}$$

(المولينيت على  $\Phi_1$  للـ  $\Phi_2$  والتي لا تتفق لكي يكون "on" لذلك  $\Phi_2$  يكون في حالة "off")

$\therefore \Phi_2$  is "OFF"

$\Rightarrow \boxed{V_o = V_{CC}}$   $\rightarrow$  في حالة أي من  $V_x$  أو  $V_y$  هو "0" أو كلامها

\* If all inputs are high,  $V_x = V_y = 5V$ ; then the base-emitter junctions of the input transistor are reverse biased

\* بما  $B-E$  هو في حالة ايجاز عكسي فما  $B-C$  في حالة ايجاز امامي  
و معلوم إن أي ضمن من الترانزستور يكون في حالة ايجاز امامي  
فما المولينيت بين الطرفين تكون  $0.7V$  (تساوي  $V_{BE}$ )

لذلك

\* اذن تزداد مولدة  $V_{B1}$  وعليه يكون  $V_{B1}$  في حال "ON" في  $Q_2$  في حال "OFF".

$$\therefore V_{B1} = V_{BE(sat)} q_2 + V_{BC(on)} q_1$$

$$V_{BC(on)} = V_{BE}$$

في حالة انتقال عكسي (B-E)  $Q_1$  في حال "OFF" ، هناك تيار عكسي قياسي فيه مثبات بالاعتاد.

$$I_{Ex} = I_{Ey} = \beta_R I_{B1}$$

$\beta_R$ : Beta reverse bias

$\beta_F$ : Beta forward bias


and

$$I_C = I_{B1} + I_{Ex} + I_{Ey} = (1 + 2\beta_R) I_{B1}$$

$$\boxed{V_o = V_{CE(sat)} = 0.1V \text{ ("0") due to } Q_2 \text{ is "on"}}$$

عند الارجحه TTL في المعاو المتخلفة ديناره اربع  
DTL مصت يكون زخم التناهير بسي الانتقال من حالة "on" الى حالة "OFF" او بالعكس جوال  $10^{-9}$  وعليه سرعة اقرب  
تقدير بـ  $(100MHz)$  وبسمة هذا المزمن  $\rightarrow$  Propagation delay time

Ex: For the TTL circuit below; calculate the currents and voltages. Assume that  $\beta_R = 0.1$  and  $\beta_F = 25$ .



Solution:

\* For  $VX = VY = 0.1$  or at least one  $Q_1$  is biased in saturation.

$$VB_2 = VX + V_{CE(\text{sat})} = 0.1 + 0.1 = 0.2 \text{ V} \Rightarrow Q_2 \text{ and } Q_3 \text{ are "OFF"}$$

$$VB_1 = VX + V_{BE(\text{sat})} = 0.1 + 0.8 = 0.9 \text{ V}$$

$$I_1 = \frac{V_{CC} - VB_1}{R_1} = \frac{5 - 0.9}{4k} = 1.03 \text{ mA}$$

$I_2 = 0 \text{ A}$  and  $I_3 = 0 \text{ A}$  due to  $Q_2$  and  $Q_3$  are "OFF"

$$I_{B2} = I_{E2} = I_q = \text{zero} \Rightarrow VO = 5 \text{ V} = "1"$$

\* For  $VX = VY = 5V$ , then the input transistor ( $Q_1$ ) is biased in the reverse bias.

مُبَارَكْ بِرَبِّ الْعَالَمِينَ فِي بَرَقَةِ الْجَنَاحِيَّةِ (Q1) n+ مُبَارَكْ بِرَبِّ الْعَالَمِينَ فِي بَرَقَةِ الْجَنَاحِيَّةِ (Q3) n+ مُبَارَكْ بِرَبِّ الْعَالَمِينَ فِي بَرَقَةِ الْجَنَاحِيَّةِ (Q2) n+ مُبَارَكْ بِرَبِّ الْعَالَمِينَ فِي بَرَقَةِ الْجَنَاحِيَّةِ (Q4) n+ مُبَارَكْ بِرَبِّ الْعَالَمِينَ فِي بَرَقَةِ الْجَنَاحِيَّةِ (Q1) n+ مُبَارَكْ بِرَبِّ الْعَالَمِينَ فِي بَرَقَةِ الْجَنَاحِيَّةِ (Q3) n+ مُبَارَكْ بِرَبِّ الْعَالَمِينَ فِي بَرَقَةِ الْجَنَاحِيَّةِ (Q2) n+ مُبَارَكْ بِرَبِّ الْعَالَمِينَ فِي بَرَقَةِ الْجَنَاحِيَّةِ (Q4) n+

مُبَارَكْ بِرَبِّ الْعَالَمِينَ

$$\Rightarrow V_{B_1} = V_{BE(sat)}_3 + V_{CE(sat)}_2 + V_{BC(on)} \\ = 0.8 + 0.8 + 0.7 = \boxed{2.3 \text{ V}}$$

$$V_{C_2} = V_{BE(sat)}_{Q_3} + V_{CE(sat)}_{Q_2} = 0.8 + 0.1 = \boxed{0.9 \text{ V}}$$

$$\Rightarrow I_1 = \frac{V_{CC} - V_{B_1}}{R_1} = \frac{5 - 2.3}{4} = \boxed{0.675 \text{ mA}}$$

$$\therefore I_{B_2} = (1 + 2\beta_R) I_1 = (1 + 2(0.1)) * 0.675 * 10^{-3} = \boxed{0.81 \text{ mA}}$$

Also

$$I_2 = \frac{V_{CC} - V_{C_2}}{R_2} = \frac{5 - 0.9}{1.6} = \boxed{2.56 \text{ mA}}$$

$$I_{E_2} = I_2 + I_{B_2} = 2.56 + 0.81 = \boxed{3.37 \text{ mA}}$$

$$I_4 = \frac{V_{BE(sat)}_3}{R_B} = \frac{0.8}{1k\Omega} = \boxed{0.8 \text{ mA}}$$

$$I_{B_3} = I_{E_2} - I_4 = 3.37 - 0.8 = \boxed{2.57 \text{ mA}}$$

$$I_3 = \frac{V_{CC} - V_{CE(sat)}_3}{R_C} = \frac{5 - 0.1}{4k\Omega} = \boxed{1.23 \text{ mA}}$$

$$V_o = V_{CE(sat)} = \boxed{0.1 \text{ V}} \quad "0"$$


$V_x$	$V_y$	$V_o$
0 or 1	0 or 1	1
1	1	0

$\therefore$  The circuit above is a  
NAND TTL circuit.

H.W① 8 The Parameter of the TTL NAND circuit are:  $R_1 = 6\text{k}\Omega$ ,  $R_2 = 1.5\text{k}\Omega$ ,  $R_B = 1.5\text{k}\Omega$  and  $R_C = 2.2\text{k}\Omega$ . Assume that  $\beta_F = 20$  and  $\beta_R = 0.1$  (For each input emitter), determine the base and collector currents in each transistor for:  
 (a)  $V_X = V_Y = 0.1\text{V}$ .  
 (b)  $V_X = V_Y = 3.6\text{V}$ .


Ans: (a)  $I_i = I_{B_1} = 0.683\text{mA}$ ,  $I_{C_1} \approx 0$ ,  $I_{B_3} = I_{C_3} = 0$ ,  $I_{B_2} = I_{C_2} = 0$ .  
 (b)  $I_i = I_{B_1} = 0.45\text{mA}$ ,  $I_{B_2} = |I_{C_2}| = 0.54\text{mA}$ ,  $I_2 = I_{C_2} = 2.73\text{mA}$ ,  
 $I_{B_3} = 2.74\text{mA}$ ,  $I_3 = I_{C_3} = 2.23\text{mA}$ .

H.W② The TTL circuit below has  $\beta_R = 0.1$  and  $\beta_F = 25$ ,  
 (a) calculate the currents and voltages  
 (b) what is the advantage of this circuit.




## \* CMOS and TTL logic levels:

### 1- Input and output logic levels for CMOS:




### 2- Input and Output logic levels for TTL:



\* يوضح المخطط بالشكل رقم ١٩٧ تأثير التيار المدخل على الموجات المنطقية لـ CMOS حيث ينخفض التيار المدخل من ٣.٣ فولت إلى ٢.٤ فولت فيكون التيار المدخل في النقطة النشطة (Active region) حيث تكون الموجة المنطقية "١" (High) بينما الموجة المنطقية "٠" (Low) تتحيز (Shift).

\* أي قيمة للدرايف المدخل تأثير نام الترانزستور بـ  $V_{IL(\min)} < V_I < V_{IH(\max)}$  لذلك يجب ان لا يكون الدراج المدخل ضمن هذه القيمة في الدوائر المنطقية.

## \* Noise Margin :



\* هو مقياس لزائحة المدارية بالمنفعة  
العنصر ضار بالمنفعة للـ "Logic 1"  
وـ "Logic 0" حيث كلما كانت  
قيمة  $NML$  و  $NMH$  زادت  
لزائحة المدارية . فإذا كانت  
القولبياتيّة الـ "Logic 1" للدائرة من  
نقطات الـ  $NM$  فان الإرجاع  
يكونه مسارات للدھران .

$$NM_H = V_{OH(min)} - V_{IH(max)}$$

$$NM_L = V_{IL(max)} - V_{OL(max)}$$


## \* TTL Fanout :

\* Max fanout هي قدرة الدارة على عدد معين من gates ، لا يقتصر على عددهم بل يعتمد على  
أداء الدارة ، لا يختلف مع غيرها بتأثير على عمل الدارة ، حيث إذا كان  
تيار الترانزستور المرتبط على الإرجاع ( $I_{Csat}$ ) يعنى الترانزستور في حالة  
الإشباع لذلك يجب عدم ربط دوائر أكثر من  $n$  fanout حيث تقل تيار  $I_C$   
مع تيار ( $I_{Csat}$ ) وعليه يتغير بشكل الإرجاع ؛ حيث إذا أقصى تيار  $I_C$   
مع تيار ( $I_{Csat}$ ) فأنه  $V_{OL}$  تزداد حتى تصل إلى قيمة  $NML$  وعليه يتغير  
عمل الدارة .

يتبع

Ex: Calculate the maximum fanout for the previous example let  $\beta = 25$  for the output transistor?

Solution:



$$\text{for } V_x = V_y = 0.1 \text{ V}$$

$$V_{B_1} = 0.1 + 0.8 = 0.9 \text{ V}$$

$$I_{LL} = \frac{V_{CC} - V_{B_1}}{R_1}$$

$$= \frac{5 - 0.9 \text{ V}}{4 \text{ k}} = 1.025 \text{ mA}$$

\* التيار المداري المولع عن سايكوبه  
الارتفاع Low او التيار المولع  
للغاية عن سايكوبه الارتفاع Low

$$I_{B_3} = 2.57 \text{ mA}$$

$$I_{C_3} = \beta_F I_{B_3} = (25)(2.57 \text{ mA}) = 64.25 \text{ mA}$$

$$\boxed{\text{Max Fanout } (N) = \frac{I_{C(\text{sat})}}{I_{LL}} = \frac{64.25 \text{ mA}}{1.025 \text{ mA}} = 62.88}$$

$$\therefore N = 62$$

\* تيار (Ic) في حالة الاتساع لاسيماري  
وكلهم عن مدار تيار Icsat زائد اسورة جملة ريس  
ام الترايزستور على مدار اتساع اتصال عبء بثبات اقصى  
الترانزستور في حالة الـ (Active)

H.w①: For the TTL inverter circuit shown below; determine the currents and voltages. Let  $\beta_F = 25$  and  $\beta_R = 0.1$ .

Ans: For  $V_X = 5V$ :

$$V_{B_1} = 2.3V, V_{B_2} = 1.8V$$


$$V_{C_2} = 0.9V$$

$$I_{B_1} = 1.025mA$$

$$I_{C_2} = 2.56mA$$

$$V_{B_3} = 0.8V$$

$$V_O = V_{Q_3} (E \text{ sat}) = [0.1V]$$



For  $V_X = 0.1V$ ;  $V_{B_1} = 0.9V$ ;  $V_{B_2} = 0.2V$ ;  $Q_2$  and  $Q_3$  are "OFF"

$$V_O = V_{CC} + I(1.6k) - V_{BE}(\text{sat}) - V_D$$


H.w②: The TTL circuit shown in Page (196) has  $R_1 = 6k\Omega$ ,  $R_2 = 2k\Omega$ ,  $R_3 = 8\Omega$  and  $R_B = 1.5k\Omega$ . Assume that  $\beta_F = 20$  and  $\beta_R = 0.1$  (For each input emitter). Calculate the fanout for  $V_X = V_Y = 3.6V$ .

Ans:  $N = 60$

## 2- Diode Transistor Logic (DTL):

\* اذا كان المدخل مفتوح، فالناتج مفتوح  
DTL هو نوع من المضائق، حيث المخرج مفتوح

Ex: Determine the currents and voltages in the DTL logic circuit, then identify the logic gate type?  
Let  $\beta = 25$ .



Solution:

For  $v_x = v_y = 0.1 \text{ V}$   $\Rightarrow$   $D_x$  and  $D_y$  are forward bias

$$\Rightarrow v_i = v_x + v_{Dx} = 0.1 + 0.7 = 0.8 \text{ V}$$

$$I_1 = \frac{V_{CC} - v_i}{R_4} = \frac{5 - 0.8}{4k} = 1.05 \text{ mA}$$

$\Rightarrow D_1, D_2$  and  $Q_1$  are nonconducting  $\Rightarrow I_2 = 0$

$$\therefore v_o = v_{CC} = 5 \text{ V}$$

لبنج

For  $V_x = V_y = 5V \Rightarrow D_x$  and  $D_y$  are reverse bias

then  $D_1$ ,  $D_2$  and  $Q_1$  are biased on

$$V_i = V_{D_1} + V_{D_2} + V_{BE(\text{sat})} = 0.7 + 0.7 + 0.8 = 2.2V$$

$$I_1 = I_2 = \frac{V_{CC} - V_i}{R_1} = \frac{5 - 2.2}{4k} = 0.7mA$$

$$I_R = \frac{V_{BE(\text{sat})}}{R_B} = \frac{0.8}{10k} = 0.08mA$$

$$I_B = I_2 - I_R = 0.7 - 0.08 = 0.62mA$$

$$I_C = \frac{V_{CC} - V_{CE(\text{sat})}}{R_C} = \frac{5 - 0.1}{4k} = 1.225mA$$

$$V_O = 0.1 = V_{CE(\text{sat})}$$

$\therefore$  It is a NAND gate.

H.W18 The DTL NAND gate has Parameters of  $R_1 = 5k\Omega$ ,  $R_C = 5k\Omega$  and  $R_B = 15k\Omega$ . Assume  $V_{CC} = 5V$  and  $\beta = 25$ . Determine  $I_1$ ,  $I_2$ ,  $I_R$ ,  $I_B$  and  $V_O$  for (a)  $V_x = V_y = 0.1V$  (b)  $V_x = V_y = 5V$ .

(a)  $V_x = 5V$ ,  $V_y = 0.1V$  (b)  $V_x = V_y = 5V$ .

Ans: (a)  $I_1 = 0.7mA$ ,  $I_2 = I_R = I_B = 0$ ,  $V_O = 5V$  (b) same as

Part (b) (c)  $I_1 = I_2 = 0.467mA$ ,  $I_R = 0.053mA$

$I_B = 0.414mA$ ,  $V_O = 0.1V$ .

### 3- Resistor Transistor Logic (RTL):


\* اذا كان الدخل عبر مقاومة الى الماده المقطفه فالجهاز تعتبر من نوع logic gate . حيث تربط المقاومه الى الدخل الترانزستور لتجنب امتحان الترانزستور يعني الماده المقطفه ، الدخل ناجي من noise وليس مع تقييي صحيحة للدخل .

Ex: Determine the currents and voltages for the RTL circuit below, then identify the logic gate type?

Solution:

$$\text{For } A \text{ and } B = 5V$$

$Q_1$  and  $Q_2$  are saturation



$$I_{B1} = I_{B2} = \frac{5 - 0.8}{450} = 9.33 \text{ mA}$$

$$I_T = \frac{5 - 0.1}{640} = 7.65 \text{ mA} \quad \Rightarrow \quad I_{C1} = I_{C2} = \frac{7.65}{2} = 3.8 \text{ mA}$$

$$\therefore V_0 = V_{CE(\text{sat})} = 0.1 \text{ V}$$

For  $(A \text{ or } B) = 0.1$  (at least one)  $\Rightarrow V_0 = 0.1 \text{ V}$

If  $Q_1$  is "OFF"  $\Rightarrow I_{C1} = 0$  and  $I_T = I_{C2}$  and vice versa

For  $A$  and  $B$  are equal to  $0.1 \text{ V} \Rightarrow Q_1$  and  $Q_2$  are "OFF"



$I_{C1} = I_{C2} = I_T = 0 \Rightarrow V_0 = 5V \quad \therefore$  It is a NOR gate.

#### 4- Emitter Coupled Logic (ECL):

\* تعتبر عادةً أن TTL أسرع من DTL لأن زمان التأخير للأوقيات بين TTLs أكبر من DTLs.

بنها في DTL تأخير 40ns، أما في حالة استخدام ECL فإنه يعتبر سريعًا بالطريق السابقة للرياح حيث يقل زمان التأخير حوالي 1ns أو أقل.

وذلك بسبب أنه لا يدخل منه منطقه، لا تشبع. حيث يدخل فقط في المنطق المعاكس (Invertor) و منطقه الفعل (Activation) (cutoff region).



$$I_{C_1} = I_s e^{\frac{V_{BE1}}{V_T}} ; \quad I_{C_2} = I_s e^{\frac{V_{BE2}}{V_T}}$$

$$\Rightarrow \frac{I_{C_1}}{I_{C_2}} = \frac{e^{\frac{V_{BE1}}{V_T}}}{e^{\frac{V_{BE2}}{V_T}}} = e^{\frac{(V_{BE1} - V_{BE2})}{V_T}} = e^{(0.12/0.026)} = 101$$

\* عندما يكون ارتفاع أي  $\Phi_1$  أو  $\Phi_2$  أكبر من الترانزستور الآخر بـ (120mV) فأنه الترانزستور يدخل في حالة Active و الترانزستور الآخر يكون في حالة cutoff. يعني أن تيار الترانزستور الذي يدخل كلياً أكبر بكثير من تيار الترانزستور الآخر.

Ex: Calculate the currents and voltages in the basic differential amplifier circuit used as a digital circuit. Assume that  $V_{CC} = 5V$ ;  $V_{EE} = -5V$ ;  $R_C_1 = R_C_2 = 1k\Omega$ ;  $R_E = 2.15k\Omega$  and  $V_2 = 0$ , assume that dc base currents are negligible.

Solution:

\* For  $V_1 = 0$ , both transistors are "on"

$$V_E = V_1 - V_{BE1} = 0 - 0.7V = \boxed{-0.7V}$$

$$I_E = \frac{V_E - (-V_{EE})}{R_E} = \frac{-0.7 + 5}{2.15k} = \boxed{2mA}$$

Assuming  $Q_1$  and  $Q_2$  are matched

$$\Rightarrow I_{C_1} = I_{C_2} = \frac{I_E}{2} = \frac{2}{2} = \boxed{1mA}$$

$$\therefore V_{O_1} = V_{O_2} = V_{CC} - I_C R_C = 5 - (1mA \cdot 1k) = \boxed{4V}$$

\* For  $V_1 = -1V$   $\rightarrow Q_1$  is "on" and  $Q_2$  is "off"

$$\therefore V_E = V_2 - V_{BE2}$$

"ON"  $\rightarrow Q_2$  & "OFF"  $\rightarrow Q_1$   $\rightarrow$

$$= 0 - 0.7 = \boxed{-0.7V} \text{ and } I_E = \boxed{2mA} = I_{C_2}$$

$$\therefore I_{C_1} = \boxed{0} \quad \Rightarrow V_{O_1} = V_{CC} \text{ and } V_{O_2} = V_{CC} - I_{C_2} R_C$$

$$= 5 - (2mA \cdot 1k) = \boxed{3V}$$


\* For  $V_1 = +1V$   $\rightarrow Q_1$  is "on" and  $Q_2$  is "off"

$$V_E = V_1 - V_{BE1} = 1 - 0.7 = \boxed{0.3V}$$

$$I_E = \frac{0.3 + 5}{2.15k} = \boxed{2.47mA} = I_{C_1} \text{ and } I_{C_2} = 0 \quad \Rightarrow V_{O_2} = V_{CC}$$

$$V_{O_1} = V_{CC} - I_{C_1} R_{C_1} = 5 - (2.47 \cdot 1k) = \boxed{2.53V}$$


## \* Basic ECL Logic Gate



\* يمكن بلوحة من خدال لدازه باه  
الـ emitter جميع الترانزستورات موصولة  
بعضها (coupling). حيث يمكن رفع  
عمل المآثره بالامضه الـ antisense:  
عندما يكون  $Vx$  او  $Vy$  ايجي  $Uo_1$  و  $Uo_2 = Vcc$   
و  $UR = 120mV$  او أكبر فان  $Q_3$  يكون  $OFF$   
 $Low = Uo_1$  بينما يكون  $Uo_2 = Vcc$   
والعكس صحيح. وعلى نفس  
يمثل الارضي الجماعي  $OR$  بينما  
يمثل  $Uo_2$ . لذلك يمكن استخدام  
الـ ECL لتحويل على اخراج اي داذه  
منطقه ومتقدمة Inverters لها صغير استهلاكم  
دوارة اضافية

## \* ECL Logic Gate with Emitter Followers:

\* يمكن بلوحة من المآثره لا ساسه الـ ECL باه المآثره يجب ان تقل داذه  
المآثره لفالة ومتقدمة الفتح ولكن من خدال عمل المآثره تظهر مستدله.  
اما  $Uo_1$ : يجب الاستهلاك في  $Base - Collector$  يجب ان تكون داذه باخجاز  
عنسبي لرنتا نقل بسي المآثره لفالة وفتح ولكن عندما يكون درفال ايجي  
 $Uo_1$  او  $Uo_2$  أكبر من  $Q_3 = 120mV$  فان  $Q_3$  يكون  $OFF$  وعلى نفس  
يمكن اقل من  $Vx$  او  $Vy$  لذلك . يمكن في  $Base - collector$   
حاله اختيار امامي ويرسل الترانزستور في متقدمة الاستهلاك وهي حالة  
غير مرغوبه. لذا ننها الـ اضافه تعداده على المآثره من خدارل اضافه  
داذه الـ emitter follower



\* For  $V_x$  or  $V_y$  is a logic 1 (greater than  $V_R$  by at least 120mV)

$\Rightarrow Q_R$  is cut off;  $I_{CR} = 0 \Rightarrow V_{O2} = 0$

$$\Rightarrow V_{OR} = V_{O2} - V_{BE3} = 0 - 0.7 = -0.7 \text{ (logic 1)}$$

$$\text{and } V_{NOR} = (V_{O1} - V_{BE4}) < V_{OR} \text{ (logic 0)}$$

\* For  $V_x$  and  $V_y$  are a logic 0 (less than  $V_R$  by at least 120mV)

$\Rightarrow Q_1$  and  $Q_2$  are cut off,  $V_{O1} = 0 \Rightarrow I_{Cxy} = 0$

$$\therefore V_{NOR} = V_{O1} - V_{BE4} = 0 - 0.7 = -0.7 \text{ (logic 1)}$$

and

$$V_{OR} = V_{O2} - V_{BE3} = (-I_{C2}R_{C2} - V_{BE3}) < V_{NOR} \text{ (logic 0)}$$

Ex: For the circuit in fig (Page-207), calculate the currents, the voltages ①  $V_X = V_Y = -1.8V$ ,  $V_R = -1.3V$  ②  $V_X = -0.9V$ ,  $V_Y = -1.8V$  and  $V_R = -1.3V$ ; then determine the power dissipation for each case and why were  $R_3$  and  $R_4$  not taken equal?  $R_{C_1} = 220\Omega$ ,  $R_{C_2} = 245\Omega$ ,  $R_3 = R_4 = 2k\Omega$ .

Solution:

① For  $V_X = V_Y = -1.8V$  and  $V_R = -1.3V$ ,  $Q_1$  and  $Q_2$  are "OFF" and  $Q_R$  is "ON" (Active region)

$$V_E = V_R - V_{BER} = -1.3 - 0.7 = \boxed{-2V}$$

$$I_E = \frac{V_E - V_{EE}}{R_E} = \frac{-2 - (-5.2)}{779} = \boxed{4.1 \text{ mA}} = I_{C_2} \text{ and } I_{C_X} = 0$$

$$V_{OR} = -(I_{C_2} R_{C_2}) - V_{BE3} = -(4.1 \cdot 10^{-3} \cdot 245) - 0.7 = \boxed{-1.7V} \text{ logic (0)}$$

$$I_{R_3} = (V_{OR} - V_{EE}) / R_3 = \frac{-1.7 + 5.2}{2k} = \boxed{1.75 \text{ mA}}$$

$$V_{NOR} = V_{O_1} - V_{BE4} = 0 - 0.7 = \boxed{-0.7V} \text{ logic (1)}$$

$$I_{R_4} = (V_{NOR} - V_{EE}) / R_4 = \frac{-0.7 + 5.2}{2k} = \boxed{2.25 \text{ mA}}$$

$$P_D = I \cdot = 5.2 (2.25 + 1.75 + 4.1) \cdot 10^{-3} = \boxed{42.12 \text{ mW}}$$

to be continued

② For  $V_X = -0.9V$ ;  $V_Y = -1.8V$  and  $V_R = -1.3V$

$\Rightarrow Q_R$  is "OFF" and  $Q_1$  is "ON" (Active region)

$$V_E = -0.9 - 0.7 = \boxed{-1.6V} \Rightarrow I_E = \frac{-1.6 + 5.2}{779}$$

$$\therefore I_E = \boxed{4.62mA} = I_{CXY}; I_{C2} = 0$$

$$V_{O1} = -(4.62 \times 10^{-3} \times 220) \approx \boxed{-1V}$$

$$V_{O2} = \boxed{0V} \quad \Rightarrow V_{OR} = V_{O2} - V_{BE3} = 0 - 0.7 = \boxed{-0.7V}$$

logic (1)

$$V_{NOR} = V_{O1} - V_{BE4} = -1 - 0.7 = \boxed{-1.7V} \quad \text{logic (0)}$$

$$I_{R3} = \frac{V_{OR} - V_{EE}}{R_3} = \frac{-0.7 + 5.2}{2K} = \boxed{2.25mA}$$


$$I_{R4} = \frac{V_{NOR} - V_{EE}}{R_4} = \frac{-1.7 + 5.2}{2K} = \boxed{1.75mA}$$

$$P_D = (5.2)(1.75 + 2.25 + 4.62) \times 10^3 = \boxed{44.824mW}$$


\* تكون قيمه  $R_C1$  اقل تقليل ممكنه  $R_{C2}$  و ذلك لتجنب درجة تيار عالي  
عندما يدخل الـ  $Q_2$  . صيغه فعل على تقليل قيمه  $R_E$  في  
جعل قيمه كبيرة ممكنا ، تيار في  $R_{C1}$

H.w① For the Modified DTL circuit in figure below, calculate the indicated currents in the figure for  $U_X = U_Y = 5V$ .

Ans:  $I_1 = 1.53mA$ ;  
 $I_2 = 0.0589mA$ ;  
 $I_3 = 1.47mA$ ;  
 $I_{B_2} = 1.37mA$ ;  
 $I_{C_2} = 0.817mA$ ;



H.w②: Consider the ECL logic circuit in figure below:  
 (a) Determine the reference voltage ( $U_R$ ) (b) Find the logic(0) and logic(1) voltage values at each output  $V_{O1}$  and  $V_{O2}$ . Assume that inputs  $U_X$  and  $U_Y$  have the same values as the logic levels at  $V_{O1}$  and  $V_{O2}$



Ans: (a)  $U_R = 2.7V$  (b) logic(1) = 3V and logic(0) = 2.4V

## 5- MOSFET Technology (NMOS, PMOS and CMOS):


يتم إنتاج MOSFET في بناء المعاذ، لذلك بسبب رفع قيمه عاليه حيث  
ـ وذلك بفضل ميادن أقل من IC بالمقارنة مع BJT ، مما يساعده على  
ـ  $R_{DS} \approx 100 \Omega$   $I_D \approx 20$  مللي أمبير



(a) n-channel MOSFET



(b) p-channel MOSFET



عندما تكون فاردة مفادة  
ـ n-channel MOSFETs، (enhancement)  
ـ (sat.) (reverse saturation)، (triode)  
ـ و (ohmic) و (reverse saturation)  
ـ فتحة مفادة  $I_D$ ،  $V_{DS}$  زادت  
ـ  $V_{GS} = 2V$

① when  $V_{DS} > (V_{GS} - V_t)$   $\Rightarrow$  MOSFET in saturation region



$$I_D = K_n \frac{W}{L} (V_{GS} - V_t)^2$$

② when  $V_{DS} < (V_{GS} - V_t)$   $\Rightarrow$  MOSFET in triode region (ohmic)

$$I_D = K_n \frac{W}{L} [2(V_{GS} - V_t)V_{DS} - V_{DS}^2]$$

Ex: Determine the bias state for the two conditions in figure below;

If  $V_{tn} = 0.4 \text{ V}$ .



Solution:

$$\textcircled{a} \quad V_{GS} = V_G - V_S = 1.9 - 0 = \boxed{1.9} \quad V_{tn} = 0.4 \text{ V}$$

$$V_{DS} = V_D - V_S = 2.5 - 0 = \boxed{2.5 \text{ V}}$$

$$V_{GS} - V_{tn} = 1.9 - 0.4 = \boxed{1.5 \text{ V}}$$

$\therefore V_{DS} > (V_{GS} - V_{tn}) \quad \therefore$  the transistor is in the saturated state

$$\textcircled{b} \quad V_{GS} = V_G - V_S = 2.2 - (-2.3) = \boxed{4.5 \text{ V}}$$


$$V_{GS} - V_{tn} = 4.5 - 0.4 = \boxed{4.1 \text{ V}}$$

$$V_{DS} = V_D - V_S = 0.5 - (-2.3) = \boxed{2.8 \text{ V}}$$

$\therefore V_{DS} < (V_{GS} - V_{tn}) \quad \therefore$  the transistor is in the triode state.

\* اذا تم تعيين معرف طاقة المقاومات فاما نفرض ان الارجح  
ومن ثم نعمل بقية الحسابات وربما  $V_{DS}$  ناتج عن  
التيار الموصول في المقاومات وهذا كانت  
ناتج فرضيتنا صحيحة وهذا كانت  $V_{DS}$  سائبة فاما  
وذلك يتحقق في حالة n-channel واما في  
الحالة p-channel فالتيار بالعكس.

Ex ① Calculate  $I_D$  and  $V_{DS}$ , if  $K_n = 100 \mu A/V^2$ ,  $V_{tn} = 0.6 V$  and  $w/l = 3$  for the circuit below.



Solution:

\* فرض بان الترانزستور يعَد مفتوحاً

$$\therefore I_D = K_n \frac{w}{L} (V_{GS} - V_{tn})^2 = 100 \cdot 10^{-6} \cdot 3 \cdot (1.5 - 0.6)^2 \\ = 243 \mu A$$

$$\Rightarrow V_{DS} = V_{DD} - I_D R_D = 5 - (243 \cdot 10^{-6} \cdot 15) = 1.355 V$$

$$\therefore V_{GS} - V_{tn} = 1.5 - 0.6 = 0.9 V$$


$$\therefore V_{DS} > (V_{GS} - V_{tn}) \Rightarrow \text{(متغير ايجي)}$$

H.W: Repeat example ①, finding  $I_D$  and  $V_{DS}$  if  $V_g = 1.8 V$

Ans:

$$I_D = 298 \mu A ; V_{DS} = 0.53 V$$

~ ~ ~ ~ ~




\* في (L) طول، لقناه يسمى Source، Drain في (W) عرض، لقناه، وحال ايجي  
نرس امكاناته، الحصول على افضل سرعه

وهي مبنية لعمل MOSFET، من خلال تغيير عرضه (W/L)، ورائعاً في انتاجه تكون  
ان (L) ثابت والتحكم يكون بـ (W) حيث ربط (W) بـ (n-channel) يكون (P-channel)  
نحو نصف قيم (W/L) للـ (P-channel) ونحو (W/L) للـ (n-channel)

## \* NMOS Logic Circuit :

### 1- NMOS Inverter



(a) NMOS Inverter


\* يتم بناء المعاوثر من

· one channel, one inversion

$V_I$	$V_O$
0	$V_{DD}$
1	0

(b) Truth table.

### 2- NMOS (NOR Logic gate)




\* هنا يتطلب بناء دائرة (NOR) أو (OR)  
فإن الطريقة المعموله تكون بإدخاله  
على التنازلي بينما عندما يتطلب  
بناء دائرة (NAND) أو (AND)  
فهنئ ذلك بربط الإدخاله  
على التنازلي وهذا سبب وضع  
النماذج.

(\* يتم (Invert) (Depletion MOSFET)  
لعرض المخصوص على قمة تيار ثابت  
في الارجاع حيث هنا يكون ( $V_O$ )  
سياسي صفر فاما تيار  
 $I_D = I_{DSS}$ )

H.W: Find the realization of OR circuit using NMOS  
transistor only.

### 3- NMOS (NAND Logic gate):



(a) NMOS NAND Logic gate


A	B	VO
0	0	1
0	1	1
1	0	1
1	1	0

(b) Truth table

.....

Ex: Find the realization of VO expression using NMOS and PMOS transistor only.  $[V_O = A(D + (B+C)(E+F+G))]$


Solution:



..... \* يوصل فيه (NOT) خرج المدخلات (NOT) الخروج \*

## \*CMOS Logic circuit:

### 1- CMOS Inverter:




لوكسون (Logic(1)) يكون الإخراج \*  
فإن "ON" يكون n-channel مفتوحة، وإن "OFF" يكون p-channel مفتوحة  
والعكس صحيح (Logic(0)).


- a) Inverter using complementary MOS (CMOS) transistor

### 2- CMOS (NAND Logic gate):

جوب (جوب) في المدخلات A و B  
أول إدخال A يطلب في المدخلات A و B  
أول إدخال A يطلب في المدخلات A و B  
أول إدخال A يطلب في المدخلات A و B  
أول إدخال A يطلب في المدخلات A و B



### 3- CMOS (NOR Logic gate):



H.W① Find the realization of  $y$  expression using NMOS and PMOS transistor only

$$y = (A+B)F + (C+D+E)G + H$$

H.W② Find traditional CMOS realization of the following truth table using Karnaugh map techniques.

A	B	C	D	V <sub>O</sub>	(d: don't care)
0	0	0	0	0	
0	0	0	1	0	
0	0	1	0	0	
0	0	1	1	1	
0	1	0	0	d	
0	1	0	1	1	
0	1	1	0	0	
0	1	1	1	1	
1	0	0	0	0	
1	0	0	1	1	
1	0	1	0	1	
1	0	1	1	d	
1	1	1	1	d	